Skip navigation
Please use this identifier to cite or link to this item: http://ela.kpi.ua/handle/123456789/20436
Title: Реалізація операційного пристрою суматора/віднімача з плаваючою крапкою для ядра суперскалярного процесора
Other Titles: Implementation of operational device of floating point adder/subtractor for superscalar processor kernel
Authors: Долголенко, А. О.
Яцун, В. О.
Dolgolenko, A.
Yatsun, V.
Keywords: суматор
суперскалярний мікропроцесор
CISC
RISC
Issue Date: 2016
Publisher: ВЕК+
Citation: Долголенко А. О. Реалізація операційного пристрою суматора/віднімача з плаваючою крапкою для ядра суперскалярного процесора / Долголенко А. О., Яцун В. О. // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2016. – Вип. 64. – С. 106–116. – Бібліогр.: 9 назв.
URI: http://ela.kpi.ua/handle/123456789/20436
Appears in Collections:Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць, Вип. 64

Files in This Item:
File Description SizeFormat 
64-15-Dolholenko.pdf1.23 MBAdobe PDFThumbnail
View/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.