https://ela.kpi.ua/handle/123456789/16661| Title: | Моделювання обмеженої реалізації архітектури потоку даних в структурі суперскалярного процесора |
| Other Titles: | Modeling restricted omplementation of data flow architecture in the structure of the superscalar processor core |
| Authors: | Луцький, Г. М. Долголенко, О. М. Аксьоненко, С. В. Сторожук, В. О. Loutskii, H. M. Dolgolenko, O. M. Aksyonenko, S. V. Storozhuk, V. O. |
| Issue Date: | 2014 |
| Publisher: | ВЕК+ |
| Citation: | Моделювання обмеженої реалізації архітектури потоку даних в структурі суперскалярного процесора / Луцький Г. М., Долголенко О. М., Аксьоненко С. В., Сторожук В. О. // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2014. – Вип. 60. – С. 83–94. – Бібліогр.: 4 назви. |
| URI: | https://ela.kpi.ua/handle/123456789/16661 |
| Appears in Collections: | Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць, Вип. 60 |
| File | Description | Size | Format | |
|---|---|---|---|---|
| 12.pdf.pdf | 714.21 kB | Adobe PDF | ![]() View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.