Skip navigation
DSpace logo
  1. ELAKPI
  2. Наукова періодика
  3. Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць
  4. 2012
  5. Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць, Вип. 56
Please use this identifier to cite or link to this item: https://ela.kpi.ua/handle/123456789/5747
Full metadata record
DC FieldValueLanguage
dc.contributor.authorКлименко, І. А.-
dc.contributor.authorТкаченко, В. В.-
dc.contributor.authorСторожук, О. М.-
dc.contributor.authorKlimenko, I. A.-
dc.contributor.authorTkachenko, V. V.-
dc.contributor.authorStorozhuk, O. M.-
dc.date.accessioned2013-11-18T09:14:28Z-
dc.date.available2013-11-18T09:14:28Z-
dc.date.issued2012-
dc.identifier.citationКлименко І. А. Мультипроцесорна система на базі програмованих процесорних ядер NIOS II Altera / І. А. Клименко, В. В. Ткаченко, О. М. Сторожук // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2012. – Вип. 56. – С. 78–87. – Бібліогр.: 15 назв.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/5747-
dc.language.isoukuk
dc.sourceВісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових працьuk
dc.titleМультипроцесорна система на базі програмованих процесорних ядер NIOS II Alterauk
dc.title.alternativeMultiprocessor system based on Nios II Altera programmable coresuk
dc.typeArticleuk
thesis.degree.level-uk
dc.format.pagerangeС. 78-87uk
dc.status.pubpublisheduk
dc.publisher.placeКиївuk
dc.source.nameВісник НТУУ «КПІ». Інформатика, управління та обчислювальна технікаuk
dc.subject.udc004.27uk
dc.description.abstractukНадана загальна інформація щодо методології розробки мультипроцесорних систем-на-кристалі на базі ПЛІС. Розглянуті особливості застосування стандартного потоку проектування засобами SOPC Builder Altera для розробки мультипроцесорних систем. Виконано моделювання та дослідження мультипроцесору із програмованими процесорними ядрами NIOS II Altera, який призначений для високопродуктивного виконання управляючих функцій.uk
dc.description.abstractenGeneral information of the methodology of multiprocessor systems on chip based on FPGA are provided. The features of a standard design flow facilities SOPC Builder Altera to develop multiprocessor systems are considered. Modeling and research of programmable multiprocessor cores NIOS II Altera, which is designed for high-performance control functions are completed.uk
dc.publisherВек+uk
Appears in Collections:Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць, Вип. 56

Files in This Item:
File Description SizeFormat 
56_10.pdf733.91 kBAdobe PDFThumbnail
View/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.