Лебедев, Д. Ю.Саражинський, Валентин Олександрович2025-02-192025-02-192024Саражинський, В. О. Комбінований метод верифікації блоку ПДП для цифрових мікросхем на основі мов опису апаратури : магістерська дис. : 172 Телекомунікації та радіотехніка / Саражинський Валентин Олександрович. - Київ, 2024. - 86 с.https://ela.kpi.ua/handle/123456789/72610Магістерська дисертація складається з 86 сторінок, в якій міститься 6 рисунків, 23 таблиці, 2 додатки та використано 11 джерел. Актуальність. Верифікація цифрових мікросхем є ключовим етапом у розробці сучасних електронних систем, оскільки забезпечує відповідність дизайну технічним вимогам та запобігає появі помилок на пізніх стадіях виробництва. У випадку контролерів прямого доступу до пам’яті (DMA), які відповідають за передачу даних між пам’яттю та периферійними пристроями без втручання центрального процесора, забезпечення їхньої коректної роботи є критично важливим завданням. DMA блокується помилками дизайну, що може призводити до втрати даних, некоректної роботи системи чи виникнення часових збоїв. Некоректна робота DMA може призвести до серйозних проблем в системі, таких як втрати даних, зниження продуктивності та нестабільність роботи. Тому розробка ефективних алгоритмів верифікації блоку DMA є важливою задачею для забезпечення надійності та стабільності цифрових систем. Метою дисертаційного дослідження є удосконалення методу верифікації (за критеріями швидкості та покриття тестами) блоків DMA цифрових мікросхем, створених мовою опису апаратури Verilog. Досягнення мети вирішувалося наступними задачами: − Дослідження відомих методів верифікації цифрових пристроїв; Аналіз проблем, які виникають під час верифікації; дослідження відомих патентних технічних рішень, які забезпечують верифікацію систем контролю передачі даних; огляд сучасних методів верифікації та тестування цифрових систем. − Удосконалення обраного методу верифікації та оцінка отриманих результатів. − Розроблення стартап-проєкту Об’єкт дослідження - системи і засоби верифікації цифрових пристроїв, створених за допомогою мови описання апаратури. Предмет дослідження - процедури верифікації контролерів обміну даними (DMA) і апаратно-програмні рішення з їх реалізації. Методи дослідження - Моделювання тестового середовища на основі UVM мовою SystemVerilog та об’єктно орієнтованого програмування. Вимірювання та статистичний аналіз даних отриманих після тестування DMA контролера. Наукова новизна запропонованого за результатами досліджень удосконаленого методу верифікації DMA-модулів цифрових мікросхем, створених мовою опису апаратури Verilog, полягає у пропозиції поєднання методів випадкової верифікації з обмеженнями та спрямоване тестування, що здебільшого дає можливість за менш тривалий проміжок часу досягнути більшого покриття системи тестами у порівнянні з поодиноким послідовним застосуванням кожного з методів. Практичне значення отриманих результатів визначається побудовою тестового середовища для верифікації DMA-блоків цифрових інтегральних мікросхем, із застосуванням інструментальних засобів мови SystemVerilog та об’єктно орієнтованого програмування. Роботу виконано за завданням ТОВ “Рідне Небо”, також планується впровадження одержаних результатів на цьому ж підприємстві, про що свідчить відповідний акт (Додаток Б). Апробація результатів дослідження: основні положення дослідження представлені на наукових конференції та у статтях, де отримали позитивну оцінку фахівців. Публікації: Результати роботи апробовані на XI Міжнародній науково-практичній конференції “PERSPECTIVES OF CONTEMPORARY SCIENCE: THEORY AND PRACTICE” (9-11 грудня 2024 року, м. Львів, Україна) та викладені в статті Саражинський В.О., Лебедев Д.Ю., Антонюк О.І. “РЕАЛІЗАЦІЯ АЛГОРИТМУ ВЕРИФІКАЦІЇ, ЯКИЙ ГРУНТУЄТЬСЯ НА РАНДОМІЗАЦІЇ З ОБМЕЖЕННЯМИ, ДЛЯ ПЕРЕВІРКИ БЛОКУ DMA СИНТЕЗОВАНОГО МОВАМИ ОПИСУ АПАРАТУРИ”, яка прийнята до публікації і буде опублікована в журналі “ВЧЕНІ ЗАПИСКИ ТАВРІЙСЬКОГО НАЦІОНАЛЬНОГО УНІВЕРСИТЕТУ ІМЕНІ В.І. ВЕРНАДСЬКОГО” у Томі 36 (75) No1, 2025. Структура даної роботи містить вступ, 4 розділи, загальний висновок, перелік використаної літератури і два додатки.86 с.ukверифікаціятестове покриттяпсевдовипадкове тестуванняспрямоване тестуванняПДПUVMRTLverificationtest coveragepseudo-random testingdirect testingDMAMaster Thesis616.2