Джеин, ПратикАкеше, Шиам2019-02-142019-02-142013Джеин, П. Проектирование и оптимизация аналого-цифрового флеш преобразователя c использованием дополнительных транзисторов ожидания с логикой управления током / П. Джеин, Ш. Акеше // Известия высших учебных заведений. Радиоэлектроника. – 2013. – Т. 56, № 10 (616). – C. 13–27. – Библиогр.: 27 назв.https://ela.kpi.ua/handle/123456789/26361Полный текст доступен на сайте издания по подписке: http://radio.kpi.ua/article/view/S0021347013100026ruмощность утечкиASTCMLаналого-цифровой флеш преобразовательАЦПArticleС. 13-27https://doi.org/10.20535/S0021347013100026648.871