Кушвах, Равиндра СингхАкеше, Шиам2018-10-112018-10-112014Кушвах, Р. С. Анализ методики уменьшения утечки в 7Т и 8Т ячейках SRAM на основе транзисторов FinFET / Р. С. Кушвах, Ш. Акеше // Известия высших учебных заведений. Радиоэлектроника. – 2014. – Т. 57, № 8 (626). – C. 54–60. – Библиогр.: 7 назв.https://ela.kpi.ua/handle/123456789/24779Полный текст доступен на сайте издания по подписке: https://doi.org/10.20535/S0021347014090015ruполевой транзистор с плавникомFinFETток утечкипросачивающаяся мощностьстатическое оперативное запоминающее устройствоОЗУSRAMсаморегулирумый уровень напряженияSVLверхний SVLнижний SVLArticleС. 54-60https://doi.org/10.20535/S0021347014090015