Методи та засоби підвищення ефективності рішення задач на основі перестроюваних обчислювальних засобів на ПЛІС

Скорочена інформація про документ
dc.contributor.advisorЛуцький, Георгій Михайловичuk
dc.contributor.advisorLutsky, Georgyen
dc.contributor.advisorЛуцкий, Георгий Михайловичru
dc.contributor.departmentКафедра обчислювальної технікиuk
dc.contributor.facultyФакультет інформатики та обчислювальної технікиuk
dc.contributor.researchgrantorНаціональний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського»uk
dc.date.accessioned2017-11-20T10:17:32Z
dc.date.available2017-11-20T10:17:32Z
dc.date.issued2016
dc.description.abstractenDeveloped theoretical foundations for creation of multilayered FPGA-based matrix structure managed by restricted dataflow model. Created and investigated models of multilayered FPGA-based matrix structure managed by restricted dataflow. Developed new concept of building problem-oriented processor, implementation of which is based on using multiple FPGA. Developed new methodology of creation of multilayered FPGA matrix managed by restricted dataflow model. Depending on task which is needed to be executed, multilayered FPGA-based matrix structure can contain hundreds of thousands reconfigurable logical elements interconnected with a communication network and form specialized pipeline processor or superscalar processor with multiple specialized computation elements managed by restricted dataflow model. The specialized computation elements can be programmed on any complex mathematical operations in a contrast to restricted number of RISC-operations that can be executed by functional elements of processor core with traditional superscalar architecture. Centralized management platform based on a standard PC is used for programming and reconfigurations of FPGA-based matrix structure. Investigated hardware that implements restricted dataflow model in modern superscalar microprocessors. Developed a configuration library of computational modules for processor with pipeline architecture and for microarchitecture of processor core with superscalar architecture. Methodology of creation of multilayered FPGA matrix was tested on development of multichannel FIR-filters each of which targets its own narrow channel.uk
dc.description.abstractruРазработаны теоретические основы построения двумерной матричной структуры на ПЛИС, управляемой ограниченной схемой потока данных. Созданы и исследованы модели двумерной матричной структуры на ПЛИС, управляемой ограниченной схемой потока данных. Разработана новая концепция построения проблемно-ориентированных вычислителей, реализация которых ориентирована на использование множества ПЛИС. Разработана новая методика создания двумерной матричной структуры на ПЛИС, управляемой ограниченной схемой потока данных. В зависимости от выполняемой задачи двумерная матричная структура на ПЛИС может состоять из нескольких сотен тысяч реконфигурированных логических блоков, которые объединяются коммутационною сетью и создают специализированный конвейерный вычислитель, или суперскалярный процессор с множеством специализированных вычислительных блоков под управлением ограниченной схемы потока данных. Эти специализированные вычислительные блоки можно программировать на математические операции произвольной сложности в отличие от ограниченного набора RISC-операций, которые могут выполняться функциональными блоками процессорного ядра с традиционной суперскалярной архитектурой. Для программирования матричной структуры на ПЛИС и её реконфигурирования используется централизованная управляющая платформа, на основе современного стандартного ПК. Исследованы аппаратные средства, которые реализуют ограниченную архитектуру потока данных в современных суперскалярных микропроцессорах и разработана конфигурационная библиотека отдельных вычислительных модулей для вычислителя с конвейерной архитектурой и для микроархитектуры ядра с суперскалярной архитектурой. Методику построения двумерной матричной структуры на ПЛИС апробировано на примере разработки множества многоканальных и многополосных цифровых КИХ-фильтров, каждый из которых настраивается на свою узкую полосу.uk
dc.description.abstractukРозроблено теоретичні основи побудови дворівневої матричної структури на ПЛІС, керованою обмеженою схемою потоку даних. Створено та досліджено моделі дворівневої матричної структури на ПЛІС, керованою обмеженою схемою потоку даних. Розроблено нову концепцію побудови проблемно-орієнтованих обчислювачів, реалізація котрих орієнтована на використання множини ПЛІС. Розроблено нову методику створення дворівневої матричної структури на ПЛІС, керованою обмеженою схемою потоку даних. В залежності від виконуваної задачі дворівнева матрична структура на ПЛІС може складатися з декількох сотень тисяч реконфігурованих логічних блоків, що об’єднуються комутаційною мережею та утворюють спеціалізований конвеєрний обчислювач, або суперскалярний процесор з множиною спеціалізованих обчислювальних блоків під керівництвом обмеженої схеми потоку даних. Ці спеціалізовані обчислювальні блоки можна програмувати на будь-які складні математичні операції на відміну від обмеженого набору RISC-операції, що можуть виконуватися функціональними блоками процесорного ядра з традиційною суперскалярною архітектурою. Для програмування матричної структура на ПЛІС та її реконфігурації застосовується центральна платформа, що управляє, на основі сучасного стандартного ПК. Досліджені апаратні засоби, що реалізують обмежену архітектуру потоку даних в сучасних суперскалярних мікропроцесорах та розроблено конфігураційну бібліотеку окремих обчислювальних модулів для обчислювача із конвеєрною архітектурою та для мікроархітектури ядра із суперскалярною архітектурою. Методику побудови дворівневої матричної структури на ПЛІС апробовано на прикладі розробки множини багатоканальних і багатосмугових цифрових КІХ-фільтрів, кожен з яких налаштовується на свою вузьку смугу.uk
dc.format.page4 c.uk
dc.identifier2711-ф
dc.identifier.govdoc0114U000547
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/21182
dc.language.isoukuk
dc.publisherКПІ ім. Ігоря Сікорськогоuk
dc.publisher.placeКиївuk
dc.subjectcisc-riscuk
dc.subjectFPGAuk
dc.subjectrestricted data flowuk
dc.subjectдинамічна реконфігураціяuk
dc.subjectmac-модуліuk
dc.subjectмультиконтекстні пристроїuk
dc.subjectреконфігуровані обчислювальні модуліuk
dc.subjectчасткова реконфігураціяuk
dc.titleМетоди та засоби підвищення ефективності рішення задач на основі перестроюваних обчислювальних засобів на ПЛІСuk
dc.title.alternativeМетоды и средства Methods and means of increasing the efficiency of solving problems on the basis of reconfigurable computing facilities on the FPGAuk
dc.title.alternativeМетоды и средства повышения эффективности решения задач на основе перестраиваемых вычислительных средств на ПЛИСuk
dc.typeTechnical Reportuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
2016_2711.pdf
Розмір:
430.5 KB
Формат:
Adobe Portable Document Format
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.74 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Анотовані описи звітів про НДР (ОТ)
Анотовані описи завершених науково-дослідних робіт КПІ ім. Ігоря Сікорського