Зменшення загальної кількості логічних елементів у класичному двокроковому помножувачі засобами VIVADO HLS
dc.contributor.author | Шологон, Ольга | |
dc.contributor.author | Шологон, Юлія | |
dc.contributor.author | Sholohon, Olha | |
dc.contributor.author | Sholohon, Yuliia | |
dc.date.accessioned | 2017-12-01T14:26:20Z | |
dc.date.available | 2017-12-01T14:26:20Z | |
dc.date.issued | 2016 | |
dc.description.abstracten | In Ukraine, almost all implementation of information security have software realization. The main disadvantage of this approach is the insufficient resistance to fracture. So in order to increase the information security is needed to develop hardware devices which use elements of finite fields. One of appropriate realizations is implementation of field-programmable gate array (FPGA). Advantages of their usage is possibility of configuration by a customer or a designer after manufacturing. Typically, multipliers in the Galois field GF(pm) are built with the help of language VHDL. The main drawback of this approach are significant time and hardware costs. In this paper is proposed to build classic two step multiplier in Galois field GF(pm) with the help of Vivado HLS tool. The Xilinx High-Level Synthesis software Vivado HLS transforms a C specification into a Register Transfer Level (RTL) implementation that synthesizes into a Xilinx Field Programmable Gate Array (FPGA). In order to optimize classic two step multiplier in Galois field GF(pm) was used arbitrary precision types. Arbitrary precision data types help controlling both the area and resource utilization. As a result were proven better usage of Vivado HLS environment in comparison with VHDL tools. The number of the simplest logic elements were reduced three times, the number of triggers with dynamic management were reduced by half, also was reduced total execution time. Usage of this method makes it possible to develop multipliers in the Galois field GF(pm) with a large order. | uk |
dc.description.abstractru | В Украине практически все реализации защиты информации являются программными, основным недостатком которых является недостаточная устойчивость к взлому. Поэтому для увеличения надежности реализации защиты информации возникает необходимость в создании аппаратных средств для выполнения операций над элементами конечных полей. Одной из возможностей является реализация на ПЛИС. Как правило, умножители в полях Галуа GF(pm) осуществляются с помощью средств языка VHDL. Основным недостатком такого подхода является значительные временные и аппаратные затраты. В данной статье предлагается разрабатывать умножитель в полях Галуа GF(pm) с помощью среды Vivado HLS. В работе рассмотрен метод оптимизации при котором использовались типы с определенной точностью. В результате исследований было доказано эффективность использования среды Vivado HLS по сравнению со средствами VHDL. Количество простейших логических элементов было снижено в 3 раза, а также количество триггеров с динамическим и потенциальным управлением сократилось вдвое. Использование данного метода позволяет разрабатывать умножители в полях Галуа GF(pm) с большим порядком. | uk |
dc.description.abstractuk | В Україні практично всі реалізації захисту інформації є програмними, основним недоліком яких, є недостатня стійкість до зламу, тому для збільшення надійності реалізації захисту інформації виникає необхідність у створенні апаратних засобів для виконання операцій над елементами скінченних полів. Однією з можливостей є реалізація на програмованих логічних інтегральних схемах. Як правило, помножувачі в полях Галуа GF( pm) будуються за допомогою засобів мови VHDL. Основним недоліком такого підходу є значні часові та апаратні затрати. В даній статті, запропоновано будувати помножувач у полях Галуа GF( pm) за допомогою середовища Vivado HLS. В роботі розглянуто метод оптимізаціїї при якому використовувались типи з визначеною точністю. В результаті досліджень, було доведено ефективність використання середовища Vivado HLS у порівнянні із засобами VHDL. Кількість найпростіших логічних елементів було зменшено у 3 рази, а також кількість тригерів із динамічним і потенційним управлінням скоротились вдвічі. Використання даного методу дає можливість розробляти помножувачі у полях Галуа GF( pm) з великим порядком. | uk |
dc.format.pagerange | Pp. 235-243 | uk |
dc.identifier.citation | Шологон О. Зменшення загальної кількості логічних елементів у класичному двокроковому помножувачі засобами VIVADO HLS / Шологон О., Шологон Ю. // Information Technology and Security. – 2016. – Vol. 4, Iss. 2 (7). – Pp. 235-243. – Bibliogr.: 13 ref. | uk |
dc.identifier.doi | https://doi.org/10.20535/2411-1031.2016.4.2.109997 | |
dc.identifier.uri | https://ela.kpi.ua/handle/123456789/21309 | |
dc.language.iso | uk | uk |
dc.publisher | Institute of special communication and information security of National technical university of Ukraine «Kyiv polytechnic institute» | uk |
dc.publisher.place | Київ | uk |
dc.source | Information Technology and Security : Ukrainian research papers collection, 2016, Vol. 4, Iss. 2 (7) | uk |
dc.subject | захист інформації | uk |
dc.subject | поля Галуа GF( pm) | uk |
dc.subject | Vivado HLS | uk |
dc.subject | VHDL | uk |
dc.subject | класичний двокроковий алгоритм | uk |
dc.subject | типи з визначеною точністю | uk |
dc.subject | защита информации | uk |
dc.subject | поля Галуа GF(pm) | uk |
dc.subject | Vivado HLS | uk |
dc.subject | VHDL | uk |
dc.subject | классический двухшаговый алгоритм | uk |
dc.subject | типы с определенной точностью | uk |
dc.subject | information security | uk |
dc.subject | Galois field GF(pm) | uk |
dc.subject | Vivado HLS | uk |
dc.subject | VHDL | uk |
dc.subject | classic twostep algorithm | uk |
dc.subject | arbitrary precision types | uk |
dc.subject.udc | 004.032.2:512.624 | uk |
dc.title | Зменшення загальної кількості логічних елементів у класичному двокроковому помножувачі засобами VIVADO HLS | uk |
dc.title.alternative | Уменшение общего количества логических елементов у классическом двухшаговом умножители в полях галуа средствами VIVADO HLS | uk |
dc.title.alternative | Decreasing the total number of logic elements in the classis two-step multiplier with a help of VIVADO HLS | uk |
dc.type | Article | uk |
Файли
Контейнер файлів
1 - 1 з 1
Вантажиться...
- Назва:
- ITS2016.4.2(7)-11.pdf
- Розмір:
- 570.91 KB
- Формат:
- Adobe Portable Document Format
- Опис:
Ліцензійна угода
1 - 1 з 1
Ескіз недоступний
- Назва:
- license.txt
- Розмір:
- 7.74 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: