Method of Parametrical Optimization of Multi-Core Processors

Скорочена інформація про документ
dc.contributor.authorMelikyan, V. Sh.
dc.contributor.authorPoghosyan, A. M.
dc.contributor.authorDurgaryan, A. A.
dc.contributor.authorPetrosyan, H. P.
dc.contributor.authorSimonyan, M. M.
dc.date.accessioned2023-10-09T14:26:28Z
dc.date.available2023-10-09T14:26:28Z
dc.date.issued2011
dc.description.abstractA post-layout design power optimization algorithm is suggested. Both, gate sizing and multi threshold optimization methods are implemented. The main advantages are the improved performance characteristics and intactness of the initial design placement and routing. Free layout spaces due to decrease of optimized cell sizes is suggested to be filled with decoupling capacitors which decreases power supply noises. The algorithm ensures decrease of static and dynamic power by respectably 19% and 11% for eight-core OpenSPARC processor architectures. It demonstrates improved optimization time compared to existing algorithms by about 29%, in expense of decrease of optimized power by 2-5%.uk
dc.description.abstractotherПропонується алгоритм оптимізації енергоспоживання (ОЭ) на посттопологічному етапі проектування. Одночасно застосовуються методи калібрування логічних елементів і багатопорової оптимізації. Головними перевагами запропонованого методу є швидка дія та мінімальний вплив на початкове розміщення і трассировку. Свободную площадь, образованную вследствии оптимізації, пропонується заповнити емкостними ячейками, які зменшують помехи через цепь питания. Застосування алгоритму забезпечує зменшення статичної та динамічної споживаної енергії відповідно на 19% і 11% для восьмиядерного процесора OpenSPARC. Запропоноване рішення перевершує існуючі алгоритми за швидкістю оптимізації приблизно на 29%, уступая им по эффективности ОЭ всего на 2-5%.uk
dc.format.pagerangePp. 126-130uk
dc.identifier.citationMethod of Parametrical Optimization of Multi-Core Processors / Melikyan V. Sh., Poghosyan A. M., Durgaryan A. A., Petrosyan H. P., Simonyan M. M. // Электроника и связь : научно-технический журнал. Тематический выпуск «Электроника и нанотехнологии». – 2011. – №3(62). – С. 126-130. – Бібліогр.: 9 назв.uk
dc.identifier.doihttps://doi.org/10.20535/2312-1807.2011.16.3.266228
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/61089
dc.language.isoukuk
dc.publisherНТУУ «КПІ»uk
dc.publisher.placeКиївuk
dc.relation.ispartofЭлектроника и связь: научно-технический журнал, № 3(62)uk
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectоптимізація енергоспоживанняuk
dc.subjectкалібруванняuk
dc.subjectбагатопорогова напругаuk
dc.subjectтимчасовий резервuk
dc.subjectбагатоядерний процесорuk
dc.subjectструм витокуuk
dc.subjectструм перемиканняuk
dc.subjectперешкода через ланцюг живленняuk
dc.subjectфазове автоматичне підстроювання частотиuk
dc.subject.udc621.3.049.771uk
dc.titleMethod of Parametrical Optimization of Multi-Core Processorsuk
dc.title.alternativeМетод параметричної оптимізації багатоядерних процесорів
dc.typeArticleuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
266228-621395-1-10-20221219.pdf
Розмір:
308.42 KB
Формат:
Adobe Portable Document Format
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
1.71 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Электроника и связь: научно-технический журнал, № 3(62)