Метод моделирования цифровых схем с неисправностями

Скорочена інформація про документ
dc.contributor.authorКуликов, Василий Михайлович
dc.contributor.authorКравчук, Виталий Владимирович
dc.contributor.authorKulikov, Vasyl
dc.contributor.authorKravchuk, Vitalii
dc.date.accessioned2016-05-16T07:45:59Z
dc.date.available2016-05-16T07:45:59Z
dc.date.issued2015
dc.description.abstractenThe simulation method of digital circuits applied to solving the problem of finding fault is not detected by the reaction scheme on the same input sequence signals (completeness check test). The method allows to build models of digital circuits that have better performance simulation speed compared with known methods. High speed simulation is achieved by bringing the process modeling operations successive logical multiplication and addition business fields, which contain all the necessary information about signals and malfunctions scheme.uk
dc.description.abstractruРассматривается метод моделирования цифровых схем применительно к решению задачи поиска неисправности, не обнаруживаемой по реакции схемы на заданную входную последовательность сигналов (проверки полноты теста). Метод позволяет строить модели цифровых схем, обладающие лучшими показателями скорости моделирования по сравнению с известными методами. Высокая скорость моделирования достигается за счёт сведения процесса моделирования к операциям поразрядного логического умножения и сложения рабочих полей, в которых содержится вся необходимая информация о сигналах и неисправностях схемы.uk
dc.description.abstractukРозглядається метод моделювання цифрових схем стосовно вирішення задачі пошуку несправності, що не виявляється за реакцією схеми на задану вхідну послідовність сигналів (перевірки повноти тесту). Метод дозволяє будувати моделі цифрових схем, що володіють кращими показниками швидкості моделювання в порівнянні з відомими методами. Висока швидкість моделювання досягається за рахунок приведення процесу моделювання до операцій порозрядного логічного множення і додавання робочих полів, в яких міститься вся необхідна інформація про сигнали і несправності схеми.uk
dc.format.pagerangeС. 50-59uk
dc.identifier.citationКуликов В. Метод моделирования цифровых схем с неисправностями / Василий Куликов, Виталий Кравчук // Information Technology and Security. – 2015. – Vol. 3, Iss. 1 (4). – Pp. 50–59. – Bibliogr.: 4 ref.uk
dc.identifier.doihttps://doi.org/10.20535/2411-1031.2015.3.1.57722
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/15701
dc.language.isoruuk
dc.publisherInstitute of special communication and information security of National technical university of Ukraine «Kyiv polytechnic institute»uk
dc.publisher.placeKyivuk
dc.sourceInformation Technology and Security : Ukrainian research papers collection, 2015, Vol. 3, Iss. 1 (4)en
dc.status.pubpublisheduk
dc.subjectметод моделированияuk
dc.subjectцифровые схемыuk
dc.subjectнеисправностьuk
dc.subjectметод моделюванняuk
dc.subjectцифрові схемиuk
dc.subjectнесправністьuk
dc.subjectsimulation methoduk
dc.subjectdigital circuitsuk
dc.subjectmalfunctionuk
dc.subject.udc681.326.7uk
dc.titleМетод моделирования цифровых схем с неисправностямиuk
dc.title.alternativeSimulation method of digital circuits with faultsuk
dc.title.alternativeМетод моделювання цифрових схем з несправностямиuk
dc.typeArticleuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
9.pdf
Розмір:
487.36 KB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.71 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Information Technology and Security, Vol. 3, Iss. 1 (4)