Анализ и проектирование SRAM ячейки с низкой потребляемой мощностью на базе FinFET с независимыми затворами

Скорочена інформація про документ
dc.contributor.authorСикарвар, Вандна
dc.contributor.authorКханделвал, Саурабх
dc.contributor.authorАкеше, Шиам
dc.date.accessioned2019-02-07T13:10:01Z
dc.date.available2019-02-07T13:10:01Z
dc.date.issued2013
dc.descriptionПолный текст доступен на сайте издания по подписке: http://radio.kpi.ua/article/view/S0021347013090021ru
dc.description.abstractruМасштабирование объемных МОП структур в нано микросхемах приводит к значительным проблемам из-за укороченных канальных эффектов, вызывающих рост утечек. Технология FinFET стала наиболее перспективной заменой объемной КМОП благодаря уменьшению эффектов короткого канала. Двух-затворный FinFET (dual-gate или DG FinFET) может быть спроектирован или путем соединения затворов для оптимизации характеристик, или оба затвора могут управляться независимо для уменьшения токов утечки и потребляемой мощности. Шести-транзисторная SRAM ячейка, основанная на FinFET с независимыми затворами IG (independent-gate), описанная в данной работе, обеспечивает одновременное уменьшение потребляемой мощности в активном режиме и режиме ожидания. В работе рассмотрена FinFET технология с независимыми затворами, так как она по сравнению с другими обеспечивает меньшее потребление мощности, меньшую площадь устройства и сравнительно небольшую задержку. Проведено сравнение токов утечки и потребляемой мощности FinFET с независимыми затворами и FinFET SRAM ячейки с соединенными затворами. Для рассматриваемых SRAM ячеек проведена оценка вносимой задержки. Кроме того, к FinFET 6T SRAM ячейке с независимыми затворами применена методика уменьшения утечек.ru
dc.description.sponsorshipРабота проведена при поддержке Университета ITM, Гвалиор, Индия при участии Cadence System Design, Бангалор, Индия.ru
dc.format.pagerangeС. 13-23ru
dc.identifier.citationСикарвар, В. Анализ и проектирование SRAM ячейки с низкой потребляемой мощностью на базе FinFET с независимыми затворами / В. Сикарвар, С. Кханделвал, Ш. Акеше // Известия высших учебных заведений. Радиоэлектроника. – 2013. – Т. 56, № 9 (615). – C. 13–23. – Библиогр.: 13 назв.ru
dc.identifier.doihttps://doi.org/10.20535/S0021347013090021
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/26285
dc.language.isoruru
dc.publisherНТУУ «КПИ»ru
dc.publisher.placeКиевru
dc.sourceИзвестия высших учебных заведений. Радиоэлектроника, 2013, Т. 56, № 9 (615)ru
dc.subjectКМОПru
dc.subjectоперативная памятьru
dc.subjectпотребляемая мощностьru
dc.subjectFinFETru
dc.subjectSRAMru
dc.subjectMOSFETru
dc.subject.udc681.3.06.33ru
dc.titleАнализ и проектирование SRAM ячейки с низкой потребляемой мощностью на базе FinFET с независимыми затворамиru
dc.typeArticleru

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
2013-09-13.pdf
Розмір:
58.23 KB
Формат:
Adobe Portable Document Format
Опис:
Первая страница
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.74 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Известия высших учебных заведений. Радиоэлектроника: международный ежемесячный научно-технический журнал, Т. 56, № 9 (615)