Реалізація операційного пристрою суматора/віднімача з плаваючою крапкою для ядра суперскалярного процесора

Скорочена інформація про документ
dc.contributor.authorДолголенко, А. О.
dc.contributor.authorЯцун, В. О.
dc.contributor.authorDolgolenko, A.
dc.contributor.authorYatsun, V.
dc.date.accessioned2017-08-28T20:23:13Z
dc.date.available2017-08-28T20:23:13Z
dc.date.issued2016
dc.description.abstractenThis article describes addition/subtraction device operating on floating point numbers designed for cores of superscalar microprocessors and specialized hardware built using FPGA. The adder is designed as a set of combinational circuits without memory elements and without microprogram management. No additional actions are required for the adder to be reconfigured for processing operands of a required format but setting the required format into its control inputs.uk
dc.description.abstractukВ цій статті описаний операційний пристрій суматора/віднімача з плаваючою комою для ядра суперскалярного мікропроцесора та спеціалізованих апаратних засобів на ПЛІС. Суматор розроблено як набір комбінаційних схем, без використання елементів пам’яті й мікропрограмного керування. Для реконфігурації суматора на обробку операндів потрібного формату не потребується ніяких додаткових дій, крім подачі на його керуючі входи сигналу оброблюваного формату.uk
dc.format.pagerangeС. 106-116uk
dc.identifier.citationДолголенко А. О. Реалізація операційного пристрою суматора/віднімача з плаваючою крапкою для ядра суперскалярного процесора / Долголенко А. О., Яцун В. О. // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2016. – Вип. 64. – С. 106–116. – Бібліогр.: 9 назв.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/20436
dc.language.isoukuk
dc.publisherВЕК+uk
dc.publisher.placeКиївuk
dc.sourceВісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць, Вип. 64uk
dc.status.pubpublisheduk
dc.subjectсуматорuk
dc.subjectсуперскалярний мікропроцесорuk
dc.subjectCISCuk
dc.subjectRISCuk
dc.subject.udc004.7uk
dc.titleРеалізація операційного пристрою суматора/віднімача з плаваючою крапкою для ядра суперскалярного процесораuk
dc.title.alternativeImplementation of operational device of floating point adder/subtractor for superscalar processor kerneluk
dc.typeArticleuk
thesis.degree.level-uk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
64-15-Dolholenko.pdf
Розмір:
1.2 MB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.8 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць, Вип. 64