Підхід до діагностування цифрових пристроїв на повному перевіряючому тесті

Скорочена інформація про документ
dc.contributor.authorКуліков, Василь Михайлович
dc.contributor.authorУспенський, Олександр Анатолійович
dc.contributor.authorЖуравель, Андрій Сергійович
dc.contributor.authorЖуравель, Микола Сергійович
dc.date.accessioned2023-04-11T05:02:13Z
dc.date.available2023-04-11T05:02:13Z
dc.date.issued2021
dc.description.abstractНаведено результати досліджень щодо можливості застосування повного перевіряючого тесту для вирішення актуальної науково-технічної проблеми, а саме, локалізації несправностей в цифровому комбінаційному пристрої. Метою проведеного дослідження є підвищення ефективності діагностичного забезпечення сучасних цифрових пристроїв. Розглядаються несправності, які не перетворюють схему з категорії цифрових схем і спотворюють лише функції логічних елементів. До таких несправностей віднесено несправності типу закріплення значень сигналів в 0 та 1 на входах і виходах схеми та входах і виходах логічних елементів. Задача побудови діагностичного тесту в даний час не має рішення, яке б можна було рекомендувати для практичного застосування. Пропонується новий підхід до локалізації несправності у цифровому пристрої, заснований на застосуванні повного перевіряючого тесту разом з дедуктивним моделюванням, яке зменшує кількість підозрюваних несправних технічних станів. Побудова повного перевіряючого тесту базується на застосуванні методів визначення вхідних сигналів, які розрізняють пару технічних станів цифрової схеми. Описано діагностичну процедуру, в якій застосування повного перевіряючого тесту може суттєво зменшити обсяг діагностичної інформації, необхідної для пошуку несправностей в цифровому пристрої. Запропонована процедураможе бути рекомендована для побудови діагностичного забезпечення цифрових схем на етапах їх проєктування та експлуатації. Також запропоновано структурну схему програмно-апаратного пристрою для реалізації діагностичної процедури. Результатом проведеного дослідження є висновок про те, що застосування повного перевіряючого тесту значно скорочує обсяг діагностичної інформації і, відповідно, суттєво підвищує ефективність засобів визначення технічного стану цифрових пристроїв. Отримані результати досліджень продемонстровано на прикладі комбінаційної схеми C17 ISCAS. Показано, що повний перевіряючий тест локалізує в даній схемі всі константні несправності кратності 1.uk
dc.description.abstractotherThe results of research on the possibility of using a complete test to solve a current scientific and technical problem, namely, the localization of faults in a digital combination device. The purpose of this study is to increase the efficiency of diagnostic support of modern digital devices. Faults that do not convert a circuit from the category of digital circuits and distort only the functions of logic elements are considered. Such faults include faults such as fixing the values of signals in 0 and 1 at the inputs and outputs of the circuit and inputs and outputs of logic elements. The task of building a diagnostic test currently has no solution that could be recommended for practical use. A new approach to fault localization in a digital device is proposed, based on the use of a complete verification test together with deductive simulation, which reduces the number of suspected faulty technical states. The construction of a complete verification test is based on the use of methods for determining the input signals, which distinguish a pair of technical states of the digital circuit. Describes a diagnostic procedure in which the use of a full test can significantly reduce the amount of diagnostic information required to troubleshoot a digital device. The proposed procedure can be recommended for the construction of diagnostic software for digital circuits at the stages of their design and operation. A structural scheme of a software and hardware device for implementing a diagnostic procedure is also proposed. The result of the study is the conclusion that the use of a complete test significantly reduces the amount of diagnostic information and, accordingly, significantly increases the efficiency of devices of determining the technical condition ofdigital devices. The results of the research are demonstrated on the example of a combinational scheme C17 ISCAS. It is shown thatthe full verification test localizes in this scheme all constant faults of multiplicity 1.uk
dc.format.pagerangePp. 189-199uk
dc.identifier.citationКуліков, В. Підхід до діагностування цифрових пристроїв на повному перевіряючому тесті / Куліков Василь Михайлович, Успенський Олександр Анатолійович, Журавель Андрій Сергійович, Журавель Микола Сергійович // Information Technology and Security. – 2021. – Vol. 9, Iss. 2 (17). – Pp. 189–199. – Bibliogr.: 6 ref.uk
dc.identifier.doihttps://doi.org/10.20535/2411-1031.2021.9.2.249910
dc.identifier.issn2411-1031
dc.identifier.orcid0000-0002-1015-5802uk
dc.identifier.orcid0000-0001-6953-421Xuk
dc.identifier.orcid0000-0002-0621-3387uk
dc.identifier.orcid0000-0003-3440-6810uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/54448
dc.language.isoukuk
dc.publisherInstitute of Special Communication and Information Protection of National Technical University of Ukraine “Igor Sikorsky Kyiv Polytechnic Institute”uk
dc.publisher.placeKyivuk
dc.relation.ispartofInformation Technology and Security : Ukrainian research papers collection, 2021, Vol. 9, Iss. 2 (17)uk
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectdigital circuituk
dc.subjecttechnical stateuk
dc.subjectmalfunctionuk
dc.subjectverification testuk
dc.subjectdiagnostic testuk
dc.subjectdigital device modeluk
dc.subjectцифрова схемаuk
dc.subjectтехнічний станuk
dc.subjectнесправністьuk
dc.subjectперевіряючий тестuk
dc.subjectдіагностичний тестuk
dc.subjectмодель цифрового пристроюuk
dc.subject.udc004.052.32::681.326.7uk
dc.titleПідхід до діагностування цифрових пристроїв на повному перевіряючому тестіuk
dc.title.alternativeApproach to diagnosing a digital deviceson a complete verificationtestuk
dc.typeArticleuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
249910-583934-1-10-20220321.pdf
Розмір:
873.32 KB
Формат:
Adobe Portable Document Format
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
9.1 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Information Technology and Security, Vol. 9, Iss. 2 (17)