Створення архітектурної концепції та методів проектування мережевих процесорів з інтелектуальною обробкою даних

Скорочена інформація про документ
dc.contributor.advisorСімоненко, В. П.uk
dc.contributor.advisorSimonenko, Valeriy. P.en
dc.contributor.advisorСимоненко, В. П.ru
dc.contributor.departmentКафедра обчислювальної технікиuk
dc.contributor.facultyФакультет інформатики та обчислювальної технікиuk
dc.contributor.researchgrantorНаціональний технічний університет України «Київський політехнічний інститут»uk
dc.date.accessioned2017-11-14T14:09:16Z
dc.date.available2017-11-14T14:09:16Z
dc.date.issued2011
dc.description.abstractenA set of methods for pipelined computer system synthesis is developed. The methods are based on mapping the spaced synchronous dataflow graphs (SSDFG) into the system structure and its schedule. The input data of the methods are initial SSDFG, given period of the algorithm implementation, and optimization criterium. The developed methods provide minimising the clock period as well as processor unit, register, multiplexor number, interprocessor communications, memory volume, energy consumption minimizations. A set of methods for synthesis of the pipelined computer systems for the field programable gate array (FPGA) is developed. It includes method based on the VHDL language, method of mapping the iterative algorithms with the control operators. The resulting computer structure is described by VHDL and is a project which is ready to be configured in FPGA or implemented in ASIC. Due to the fact that this project is built without the very structure synthesis, the project optimization process is straight and has less complexity. The method of SSDFG retiming is proposed which is directed and has less complexity comparing to the usual retiming. The method description level provides its implementation in some computer aided design frameworks. The methods are checked by the design of a set of application specific processors for the digital signal processing and the linear algebra problem solving, which are implemented in FPGA. The parameters of the resulting processes are equal to or supersede the parameters of the best known processors. It was found out that the network processors based on the configurable computers have much less energy consumption and increased speed comparing to the microprocessor systems. Theu can be configured by the means of proposed methods. A method for the static schedule of a set of tasks in the network processor system with the resource constraints is proposed which minimizes the common computation time due do the data dependence graph processing. The method provides the effective schedule finding in real time. A set of intelectual property cores (IP cores) for the configurable network processor building is developed. It contains the media acces controller core, Reed-Solomon decoder, GZIP file decompressor. i8051 microcontroller core is developed which has increased speed up to 100 mln. instructions per second. An experimental network processor based on Xilinx XCV-4SX35 FPGA was designed and probed.uk
dc.description.abstractruОбоснована методология создания методов синтеза конвейерных вычислительных систем (ВС) путем отображения пространственного графа синхронных потоков данных (ГСПД) в структуру ВС и ее расписание. Разработанные методы обеспечивают при заданном периоде выполнения алгоритма минимизацию длительности тактового интервала, количества процессорных элементов, их регистров, мультиплексоров, межсоединений, объема памяти, а также энергопотребления. Разработаны методы синтеза конвейерных ВС для программируемых логических интегральных схем (ПЛІС), включая метод проектирования с использованием языка VHDL, метод отображения периодических алгоритмов с операторами управления, метод синтеза буферных схем. При этом структурное решение ВС описано языком VHDL и представляет собой проект, готовый к использованию в ПЛІС или заказной СБИС. Это решение получается минуя построение самой структуры, благодаря чему его оптимизация выполняется направленно и имеет меньшую трудоемкость. Разработан также метод ресинхронизации ГСПД, который является направленным и имеет меньшую сложность по сравнению с традиционным методом. Уровень формализации методов достаточный для их автоматической реализации. Полученные методы проверены при проектировании ВС для цифровой обработки сигналов и решения задач линейной алгебры, реализованных в ПЛИС, параметры которых превышают или не хуже параметров лучших зарубежных образцов. Установлено, что сетевые компьютеры на основе конфигурирванных компьютеров имеют на порядок меньшее энергопотребление при повышенном быстродействии в сравнении с микропроцессорными системами и могут быть запрограммированы благодаря применению предложенных методов. Предложен метод статического планирования в системе сетевых процессоров при ограничениях на ресурсы с минимизацией общего времени выполнения, который благодаря обработке графу зависимости по данным, позволяет выполнять поиск эффективного плана в кратчайший срок. Разработан ряд виртуальных вычислительных модулей конфигурируемого сетевого процессора, таких как контроллер локальной сети Ethernet, декодер кодов Рида-Соломона, распаковщик файлов в формате GZIP. Разработано ядро микроконтроллера и8051, которое имеет повышенное быстродействие до 100 млн. команд за сек. Разработан и испытан экспериментальный образец сетевого компьютера на основе ПЛИС Xilinx XCV-4SX35.uk
dc.description.abstractukОбґрунтована методологія створення методів синтезу конвеєрних обчислювальних систем (ОС) через відображення просторового графу синхронних потоків даних (ГСПД) у структуру ОС та її розклад. Розроблені методи забезпечують при заданому періоді виконання алгоритму міні­мізацію тривалості тактового інтервалу, кількості процесорних елементів, їх регістрів, мультиплексо­рів, міжз'єднань, об'єму пам'яті а також енергоспоживання. Розроблено методи синтезу конвеєрних ОС для програмованих логічних інтегральних схем (ПЛІС), вклю­чаючи метод проектування з використанням мови VHDL, метод відображення періодичних алгоритмів з операторами керування, метод синтезу буферних схем. При цьому структурне рішення ОС описане мовою VHDL і представляє собою проект, який готовий до використання в ПЛІС або замовленій НВІС. Це рішення виходить минаючи побудову самої структури, завдяки чому її оптимізація виконується напрямлено й має меншу трудомісткість. Розроблено також метод ресинхронізації ГСПД, який є напрямленим та має меншу складність у порівнянні з традиційним методом. Рівень формалізації методів достатній для їх автоматичної реалізації. Одержані методи перевірені при проектуванні ОС для цифрової обробки сигналів і вирішення задач лінійної алгебри, реалізовані в ПЛІС, пара­метри яких переважають або не гірше параметрів кращих зарубіжних зразків. Встановлено, що мережеві комп`ютери на основі конфігурованих комп`ютерів мають на порядок менше енергоспоживання при підвищеній швидкодії у порівнянні з мікропроцесорними системами і можуть бути запрограмовані завдяки застосуванню запропонованих методів. Запропоновано метод статичного планування у системі мережевих процесорів при обмеженнях на ресурси з мінімізуванням загального часу виконання, який завдяки обробці графу залежності по даних дає змогу знайти ефективний план за короткий термін. Розроблено ряд віртуальних обчислювальних модулів конфігурованого мережевого процесора, таких як контролер локальної мережі Ethernet, декодер Ріда-Соломона, розпакувальник файлів у форматі GZIP. Розроблено ядро мікроконтролера і8051, яке має підвищену швидкодію до 100 млн. команд за сек. Розроблено і випробувано експериментальний зразок мережевого комп¢ютера на основі ПЛІС Xilinx XCV-4SX35.uk
dc.format.page5 с.uk
dc.identifier2203-ф
dc.identifier.govdoc0109U002268
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/21116
dc.language.isoukuk
dc.publisherНТУУ «КПІ»uk
dc.publisher.placeКиївuk
dc.subjectEthernetuk
dc.subjectцифрова обробка сигналівuk
dc.subjectГСПДuk
dc.titleСтворення архітектурної концепції та методів проектування мережевих процесорів з інтелектуальною обробкою данихuk
dc.title.alternativeArchitectural conception and network processor development which provide intelectual data processinguk
dc.title.alternativeСоздание архитектурной концепции и методов проектирования сетевых процессоров с интеллектуальной обработкой данныхuk
dc.typeTechnical Reportuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
2203-f.pdf
Розмір:
151.27 KB
Формат:
Adobe Portable Document Format
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.74 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Анотовані описи звітів про НДР (ОТ)
Анотовані описи завершених науково-дослідних робіт КПІ ім. Ігоря Сікорського