Моделювання обмеженої реалізації архітектури потоку даних в структурі суперскалярного процесора
dc.contributor.author | Луцький, Г. М. | |
dc.contributor.author | Долголенко, О. М. | |
dc.contributor.author | Аксьоненко, С. В. | |
dc.contributor.author | Сторожук, В. О. | |
dc.contributor.author | Loutskii, H. M. | |
dc.contributor.author | Dolgolenko, O. M. | |
dc.contributor.author | Aksyonenko, S. V. | |
dc.contributor.author | Storozhuk, V. O. | |
dc.date.accessioned | 2016-06-28T14:27:28Z | |
dc.date.available | 2016-06-28T14:27:28Z | |
dc.date.issued | 2014 | |
dc.description.abstracten | The results of the study features a restricted implementation of a data flow architecture (RDF), in the structure of the superscalar processor core modeled circuit solutions related to the implementation RDF, the quantity of rows in each of three stations of reservation of the studied core is specified. | uk |
dc.description.abstractuk | У статті представлені результати дослідження особливостей обмеженої реалізації архітектури потоку даних (RDF) у структурі ядра суперскалярного процесора, промодельовані схемотехнічні рішення, пов'язані з реалізацією RDF, уточнено кількість рядків у кожній з трьох станцій резервування досліджуваного ядра. | uk |
dc.format.pagerange | С. 83-94 | uk |
dc.identifier.citation | Моделювання обмеженої реалізації архітектури потоку даних в структурі суперскалярного процесора / Луцький Г. М., Долголенко О. М., Аксьоненко С. В., Сторожук В. О. // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2014. – Вип. 60. – С. 83–94. – Бібліогр.: 4 назви. | uk |
dc.identifier.uri | https://ela.kpi.ua/handle/123456789/16661 | |
dc.language.iso | uk | uk |
dc.publisher | ВЕК+ | uk |
dc.publisher.place | Київ | uk |
dc.source.name | Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць | uk |
dc.status.pub | published | uk |
dc.subject.udc | 004.7 | uk |
dc.title | Моделювання обмеженої реалізації архітектури потоку даних в структурі суперскалярного процесора | uk |
dc.title.alternative | Modeling restricted omplementation of data flow architecture in the structure of the superscalar processor core | uk |
dc.type | Article | uk |
thesis.degree.level | - | uk |
Файли
Контейнер файлів
1 - 1 з 1
Ліцензійна угода
1 - 1 з 1
Ескіз недоступний
- Назва:
- license.txt
- Розмір:
- 7.71 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: