Method for On-line Acceleration of Dependent Operation Chains Using Redundant Code on FPGA with System of Linear Equations Example

Скорочена інформація про документ
dc.contributor.authorVerbovskyi, Illya
dc.contributor.authorZhabin, Valerii
dc.date.accessioned2026-02-05T07:22:33Z
dc.date.available2026-02-05T07:22:33Z
dc.date.issued2025
dc.description.abstractThis study examines methods for accelerating the execution of dependent operation chains in on-line mode through parallel processing of operands at the bit level in redundant code on field-programmable gate arrays (FPGA). The object of research is the hardware implementation of the Thomas algorithm for solving systems of linear equations with tridiagonal matrices on FPGA platforms. The aim is to develop a method for accelerating dependent operation chains in on-line mode using redundant code with minimization of pin count requirements. The methodology employs algorithmic analysis, hardware modeling using Active HDL, performance evaluation based on timing characteristics and resource utilization on Altera Cyclone III EP3C5E144 platform, with verification performed using Quartus. The results reveal bottlenecks in traditional FPGA implementations of the Thomas algorithm and demonstrate that the proposed optimized method provides over threefold performance improvement while maintaining constant pin count regardless of operand bit depth. The developed computing module architecture enables bit-wise parallel data processing and supports a modified version of the Thomas algorithm adapted for on-line operation. The scientific novelty lies in combining redundant code with on-line computation techniques to simultaneously achieve computational acceleration and hardware implementation simplification. The practical value is determined by the applicability of the proposed approach to resource-constrained FPGA platforms, ensuring efficient implementation of computationally intensive algorithms with dependent operation chains.
dc.description.abstractotherУ дослідженні розглянуто метод прискорення виконання залежних ланцюгів операцій у неавтономному режимі шляхом паралельної обробки операндів на бітовому рівні в надлишковому коді на програмованих логічних інтегральних схемах (FPGA). Об'єктом дослідження є апаратна реалізація алгоритму Томаса для розв'язання систем лінійних рівнянь з тридіагональною матрицею на платформахПЛІС. Мета роботи полягає у розробленні методу прискорення залежних ланцюгів операцій у неавтономному режимі з використанням надлишкового коду та мінімізацією кількості елементів вводу-виводу. Методологія включає алгоритмічний аналіз, апаратне моделювання з використанням Active HDL, оцінку продуктивності на основі часових характеристик та використання ресурсів на платформі Altera Cyclone III EP3C5E144 з верифікацією за допомогою Quartus.Результати показують вузькі місця традиційних реалізацій алгоритму Томаса на ПЛІСта демонструють, що запропонований оптимізований метод забезпечує підвищення продуктивності втричі при збереженні сталої кількості виводів незалежно від розрядності операндів. Розроблена архітектура обчислювального модуля дозволяє реалізувати паралельну побітову обробку даних та підтримує модифіковану версію алгоритму Томаса, адаптовану для роботи в неавтономному режимі. Наукова новизна полягає в поєднанні надлишкового коду з неавтономними методами обчислень, що дозволяє одночасно досягти прискорення обчислень і спрощення апаратної реалізації. Практична цінність визначається застосовністю запропонованого підходу до FPGA з обмеженими ресурсами, що забезпечує ефективну реалізацію обчислювально складних алгоритмів із залежними ланцюгами операцій.
dc.format.pagerangeP. 14-26
dc.identifier.citationVerbovskyi, I. Method for On-line Acceleration of Dependent Operation Chains Using Redundant Code on FPGA with System of Linear Equations Example / Illya Verbovskyi, Valerii Zhabin // Information, Computing and Intelligent systems. – 2025. – No. 6. – P. 14-26. – Bibliogr.: 20 ref.
dc.identifier.doihttps://doi.org/10.20535/2786-8729.6.2025.333919
dc.identifier.orcid0009-0008-4782-4281
dc.identifier.orcid0000-0003-0377-3394
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/78654
dc.language.isoen
dc.publisherNational Technical University of Ukraine "Igor Sikorsky Kyiv Polytechnic Institute"
dc.publisher.placeKyiv
dc.relation.ispartofInformation, Computing and Intelligent systems, No.6, 2025
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectFPGA
dc.subjecton-line computing
dc.subjectdigit-by-digit processing
dc.subjecttridiagonal systems
dc.subjectredundant number systems
dc.subjectПЛІС
dc.subjectнеавтономні обчислення
dc.subjectпорозрядна обробка
dc.subjectтридіагональні системи
dc.subjectнадлишкові системи числення
dc.subject.udc004.2:004.315
dc.titleMethod for On-line Acceleration of Dependent Operation Chains Using Redundant Code on FPGA with System of Linear Equations Example
dc.title.alternativeМетод онлайн-прискорення залежних ланцюгів операцій із використанням надлишкового коду на плісна прикладі системи лінійних рівнянь
dc.typeArticle

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
14-26.pdf
Розмір:
956.6 KB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
8.98 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Information, Computing and Intelligent systems, No. 6