Підхід до побудови тестів перевірки цифрових пристроїв на надвеликих інтегральних схемах
| dc.contributor.author | Куліков, В. М. | |
| dc.date.accessioned | 2023-08-16T20:44:33Z | |
| dc.date.available | 2023-08-16T20:44:33Z | |
| dc.date.issued | 2012 | |
| dc.description.abstract | Розглядається проблема скорочення перебору при побудові повних тестів перевірки цифрових пристроїв, розроблених із використанням надвеликих інтегральних схем. Процес побудови тесту для заданої несправності приводиться до вигляду пошуку термінальної вершини в дереві призначення сигналів. Для скорочення перебору пропонується застосовувати метод сфокусованого пошуку, розроблений як загальнотеоретичний метод пошуку рішення в системах продукційного типу. Описано результати експериментів із комбінаційними схемами. | uk |
| dc.description.abstractother | Рассматривается проблема сокращения перебора при построении полных проверяющих тестов для цифровых устройств, разработанных с использованием сверхбольших интегральных схем. Процесс построения теста для заданной неисправности приводится к виду поиска терминальной вершины в дереве назначения сигналов. Для сокращения перебора предлагается применять метод сфокусированного поиска, разработанный как общетеоретический метод поиска решения в системах продукционного типа. Описаны результаты экспериментов с комбинационными схемами. | uk |
| dc.description.abstractother | Considered the problem of reducing the running in constructing a complete test for digital devices designed with using the VLSI circuits. The process of constructing a test for a given fault is reduced to finding the terminal vertices in the signals assignment tree. To reduce the iteration is proposed the focused search method wich designed to apply as the general theoretical method for finding solutions in productional type systems. Describes the results of experiments with the combinational circuits. | uk |
| dc.format.pagerange | Pp. 83-92 | uk |
| dc.identifier.citation | Куліков, B. Підхід до побудови тестів перевірки цифрових пристроїв на надвеликих інтегральних схемах / Куліков В. М. // Information Technology and Security. – 2012. – Vol. 1, Iss. 1 (1). – Pp. 83–92. – Bibliogr.: 13 ref. | uk |
| dc.identifier.doi | https://doi.org/10.20535/2411-1031.2012.1.1.53673 | |
| dc.identifier.issn | 2411-1031 (Print) | |
| dc.identifier.issn | 2518-1033 (Online) | |
| dc.identifier.uri | https://ela.kpi.ua/handle/123456789/59248 | |
| dc.language.iso | uk | uk |
| dc.publisher | Institute of Special Communication and Information Protection of National Technical University of Ukraine “Igor Sikorsky Kyiv Polytechnic Institute” | uk |
| dc.publisher.place | Kyiv | uk |
| dc.relation.ispartof | Information Technology and Security, Vol. 1, Iss. 1 (1) | uk |
| dc.rights.uri | https://creativecommons.org/licenses/by/4.0/ | |
| dc.subject.udc | 681.326.7 | uk |
| dc.title | Підхід до побудови тестів перевірки цифрових пристроїв на надвеликих інтегральних схемах | uk |
| dc.type | Article | uk |
Файли
Контейнер файлів
1 - 1 з 1
Вантажиться...
- Назва:
- 53673-108563-1-10-20151116.pdf
- Розмір:
- 945.52 KB
- Формат:
- Adobe Portable Document Format
- Опис:
Ліцензійна угода
1 - 1 з 1
Ескіз недоступний
- Назва:
- license.txt
- Розмір:
- 9.1 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: