Усиливающая 3Т ячейка eDRAM памяти с улучшенными параметрами чтения и удержания данных

Скорочена інформація про документ
dc.contributor.authorВаршни, Т.ru
dc.contributor.authorКханделвал, Саурабхru
dc.contributor.authorАкеше, Шиамru
dc.contributor.authorVarshney, Tarushreeen
dc.contributor.authorKhandelwal, Saurabhen
dc.contributor.authorAkashe, Shyamen
dc.date.accessioned2016-11-02T12:51:42Z
dc.date.available2016-11-02T12:51:42Z
dc.date.issued2016
dc.descriptionПолный текст доступен на сайте издания по подписке: http://radio.kpi.ua/article/view/S002134701603002Xru
dc.description.abstractenThis paper presents three transistors (3T) based Dynamic Random Access Memory (DRAM) cell in which noise, static power, and data retention voltage (DRV) have been reduced. The spesified parameters in the proposed eDRAM gain cell were improved by connecting the source of storage device to the read word line signal instead of supply voltage. As we all know, power consumption plays a vital role in VLSI design and thus, it is enumerated among the top challenges for the semiconductor chip industries. With the intention to maintain the performance of write operation, we diminish DRV and increase the read margin of eDRAM cell with our designed circuit which is introduced as “A Boosted 3T eDRAM gain cell”. It is a kind of eDRAM cell that utilizes a read word line (RWL) via three PMOS transistors instead of NMOS transistors. PMOS devices are preferred as they have radically less gate leakage current, which confer better results for data retention and thus, boost up the read margin of the cell. Simulation results have been obtained by using Cadence Virtuoso Tool at 45 nm technology for the proposed model. Based on simulation results we can conclude that the parameters of the proposed eDRAM gain cell essentially improved as compared with convertional eDRAM gain cell and the achieved parameters are as follows: static power is 0.767 pW, DRV is 142.009 mV and noise is 8.421 nV/Hz^1/2.en
dc.description.abstractruПредставлена ячейка динамической оперативной памяти DRAM (Dynamic Random Access Memory) на трех транзисторах (3Т), с уменьшенными шумом, статической мощностью и напряжением удержания данных DRV (data retention voltage). Указанные параметры в предложенной ячейке улучшены путем подсоединения истока запоминающего элемента к RWL шине (Read Word Line) вместо напряжения питания. Как известно, потребляемая мощность играет важную роль при проектировании сверхбольших интегральных схем (СБИС) и входит в число основных проблем отрасли производства полупроводниковых кристаллов. С целью поддержания эффективности выполнения операции записи получено пониженное значение DRV и увеличено время хранения ячейки eDRAM при помощи разработанной схемы, названной «форсированной усиливающей 3Т ячейкой eDRAM-памяти». Предложенный тип ячейки eDRAM использует RWL шину посредством трех p-канальных MOS транзисторов (PMOS), вместо n-канальных MOS транзисторов (NMOS). PMOS транзисторы являются предпочтительными, поскольку обладают намного меньшим током утечки затвора, что обеспечивает лучшие результаты для удержания данных и увеличивает время хранения ячейки. Результаты проведенного моделирования получены с помощью программного пакета Cadence Virtuoso Tool при использовании 45 нм технологии для предложенной модели. На основании моделирования сделан вывод, что по сравнению с обычной усиливающей ячейкой eDRAM-памяти параметры предложенной ячейки существенно улучшены: статическая мощность составляет 0,767 пВт, напряжение DRV равно 142,009 мВ, шум составляет 8,421 нВ/Гц^1/2.ru
dc.description.sponsorshipРабота выполнена при поддержке университета ITM Gwalior при сотрудничестве с компанией Cadence System Design, Бангалор, Индия.ru
dc.description.sponsorshipThis paper was supported by ITM (Gwalior) with the collaboration of Cadence System Design (Bangalore, India).en
dc.format.pagerangeС. 18-29uk
dc.identifier.citationВаршни, Т. Усиливающая 3Т ячейка eDRAM памяти с улучшенными параметрами чтения и удержания данных / Т. Варшни, С. Кханделвал, С. Акеше // Известия высших учебных заведений. Радиоэлектроника. – 2016. – Т. 59, № 3 (645). – C. 18–29. – Библиогр.: 12 назв.ru
dc.identifier.doihttps://doi.org/10.20535/S002134701603002X
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/17952
dc.language.isoruuk
dc.publisherНТУУ «КПИ»ru
dc.publisher.placeКиевru
dc.sourceИзвестия высших учебных заведений. Радиоэлектроника, 2016, Т. 59, № 3 (645)ru
dc.status.pubpublisheduk
dc.subjecteDRAMru
dc.subjectудержание данныхru
dc.subjectусиливающая 3Т ячейкаru
dc.subjectувеличенный запас храненияru
dc.subjectмощность утечкиru
dc.subjectнанотехнологияru
dc.subjectlogic compatible eDRAMen
dc.subjectdata retentionen
dc.subject3T gain cellen
dc.subjectenhanced read marginen
dc.subjectstatic poweren
dc.subjectnanotechnologyen
dc.titleУсиливающая 3Т ячейка eDRAM памяти с улучшенными параметрами чтения и удержания данныхru
dc.title.alternativeDevelopment of 3T eDRAM gain cells for enhancing read margin and data retentionen
dc.typeArticleuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
2016-03-18.pdf
Розмір:
56.2 KB
Формат:
Adobe Portable Document Format
Опис:
Первая страница
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.71 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Известия высших учебных заведений. Радиоэлектроника: международный ежемесячный научно-технический журнал, Т. 59, № 3 (645)