Реалізація декодера Вітербі на FPGA для систем супутникового зв’язку

Скорочена інформація про документ
dc.contributor.authorПавленко, М. П.
dc.contributor.authorБичков, В. Є.
dc.contributor.authorПравда, В. І.
dc.contributor.authorPavlenko, M. P.
dc.contributor.authorBychkov, V. E.
dc.contributor.authorPravda, V. I.
dc.contributor.authorПавленко, Н. П.
dc.contributor.authorБычков, В. Е.
dc.contributor.authorПравда, В. И.
dc.date.accessioned2015-08-05T17:57:43Z
dc.date.available2015-08-05T17:57:43Z
dc.date.issued2012
dc.description.abstractenConvolutional encoding with Viterbi decoding is a powerful method for forward error correction. This paper presents a short overview of a Viterbi decoder FPGA (Field-Programmable Gate Array) implementation for Thuraya wireless communication sys-tem in Verilog HDL (Hardware Description Language). The main goal of this project was re-source-optimized implementation of the decoder on the target platform. In this project, Viterbi Decoder is implemented on Altera Cyclone III FPGA. The transmitter is of constraint length 5 and of rate 1/4. The Viterbi decoder can operate at a frequency of 90 MHz.uk
dc.description.abstractruСверточное кодирование и декодирование с помощью алгоритма Витерби – это мощный метод исправления ошибок. В этой статье представлено краткое описание реализации декодера Витерби на FPGA на языке описания аппаратуры Verilog для системы беспроводной связи Thuraya. Главная идея этого проекта – оптимизация ресурсов при реализации декодера на ПЛИС платформе. В этом проекте декодер реализован на FPGA фирмы Altera Cyclone III. Параметры кода: кодовое ограничение 5, скорость кодирования – 1/4. Декодер Витерби может работать на частоте 90 МГцuk
dc.description.abstractukЗгорткове кодування і декодування за допомогою алгоритму Вітербі – це потужний метод корекції помилок. В цій статті представлений короткий опис реалізації декодера Вітербі на FPGA на мові опису апаратури Verilog для системи бездротового зв’язку Thuraya. Головна ідея цього проекту- оптимізація ресурсів при реалізації декодера на ПЛІС платформі. В цьому проекті декодер Вітербі реалізовано на FPGA фірми Altera Cyclone III. Параметри коду: кодове обмеження - 5, швидкість кодування - 1/4. Декодер Вітербі може працювати на частоті 90 МГц.uk
dc.format.pageС. 71-76uk
dc.identifier.citationПавленко, М. П. Реалізація декодера Вітербі на FPGA для систем супутникового зв’язку / М. П. Павленко, В. Є. Бичков, В. І. Правда // Вісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування : збірник наукових праць. – 2012. – № 49. – С. 71–76. – Бібліогр.: 6 назв.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/12250
dc.language.isoukuk
dc.publisherНТУУ «КПІ»uk
dc.publisher.placeКиївuk
dc.source.nameВісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування : збірник наукових працьuk
dc.status.pubpublisheduk
dc.subjectПЛІСuk
dc.subjectпряме виправлення помилокuk
dc.subjectдекодер Вітербіuk
dc.subjectтрейліс діаграмаuk
dc.subjectFPGAuk
dc.subjectForward Error Correctionuk
dc.subjectdecoder Viterbiuk
dc.subjecttrellis diagramuk
dc.subjectПЛИСuk
dc.subjectпрямое исправление ошибокuk
dc.subjectдекодер Витербиuk
dc.subjectтрейлис диаграммаuk
dc.subject.udc621.396.6uk
dc.titleРеалізація декодера Вітербі на FPGA для систем супутникового зв’язкуuk
dc.title.alternativeFPGA Implementation of Viterbi Decoder for Satellite Systemuk
dc.title.alternativeРеализация декодера Витерби на FPGA для систем спутниковой связиuk
dc.typeArticleuk
thesis.degree.level-uk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
10.pdf
Розмір:
426.25 KB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
1.71 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Вісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування: збірник наукових праць, № 49