Датчик режима насыщения выходного n-p-n-транзистора

Скорочена інформація про документ
dc.contributor.authorМережаный, П. Г.
dc.contributor.authorПавлов, Л. Н.
dc.contributor.authorМережаний, П. Г.
dc.contributor.authorПавлов, Л. М.
dc.contributor.authorMerejany, P. G.
dc.contributor.authorPavlov, L. N
dc.date.accessioned2013-10-28T12:08:21Z
dc.date.available2013-10-28T12:08:21Z
dc.date.issued2013
dc.description.abstractenAdaptation algorithm for saturation sensor of the n-p-n vertical output transistor model is proposed. This model algorithm implies convergence measuring natural IC results and complex (output transistor) + (sensor transistor) modeling. Critical model parameters are reveals and necessity of the error model average is proposed due to high non ideal barrier factors sensitivity of transistors.uk
dc.description.abstractruПредложен алгоритм адаптации модели датчика насыщения вертикального npn-транзистора, совмещенного с ним в единой структуре, к системе автоматизированного проектирования. Алгоритм подразумевает сведение результатов измерения реальных интегральных структур с результатами моделирования комплекса (выходной транзистор) + (транзистор-датчик). Выявлены критические параметры модели, и указано на необходимость усреднения погрешности модели из-за высокой чувствительности к коэффициентам неидеальности переходов транзисторов.uk
dc.description.abstractukЗапропоновано алгоритм адаптації моделі датчика насичення вертикального npn-транзистора, що суміщений з ним в єдиній структурі, до системи автоматизованого проектування. Алгоритм має на меті зближення результатів вимірювання реальних інтегральних структур з результатами моделювання комплекса (вихідний транзистор)+(транзистор-датчик). Виявлені критичні параметри моделі і вказано на необхідність усереднення похибки моделя через високу чутливість до коефіцієнтів неідеальності переходів транзистора.uk
dc.format.pagerangeС. 9-13uk
dc.identifier.citationМережаный П. Г. Датчик режима насыщения выходного n-p-n-транзистора / П. Г. Мережаный, Л. Н. Павлов // Electronics and Communications : научно-технический журнал. – 2013. – № 3(74). – С. 9–13. – Библиогр.: 3 назв.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/5002
dc.language.isoruuk
dc.publisherНТУУ "КПИ"uk
dc.publisher.placeКиевuk
dc.sourceElectronics and Communications : научно-технический журнал, № 3(74)ru
dc.status.pubpublisheduk
dc.subjectинтегральные схемыru
dc.subjectмодель транзистораru
dc.subjectдатчик насыщенияru
dc.subjectкритические параметраru
dc.subjectнеидеальность переходовru
dc.subjectінтегральні схемиuk
dc.subjectмодель транзистораuk
dc.subjectкритичні параметриuk
dc.subjectнеідеальність переходівuk
dc.subjectIntegrated Circuitsen
dc.subjecttransistor modelen
dc.subjectsaturation sensoren
dc.subjectbarrier non-idealityen
dc.subject.udc621.316.54:621.314.632uk
dc.titleДатчик режима насыщения выходного n-p-n-транзистораuk
dc.title.alternativeДатчик режиму насичення вихідного npn-транзистораuk
dc.title.alternativeVoltage Reference modificationuk
dc.typeArticleuk
thesis.degree.level-uk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
1.pdf
Розмір:
222.43 KB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
1.71 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Electronics and Communications: научно-технический журнал, № 3(74)