Дослiдження алгоритму Fletcher та розробка VHDL-моделi пристрою хешування

Скорочена інформація про документ
dc.contributor.authorГедеон, Г. О.
dc.contributor.authorГапак, О. М.
dc.contributor.authorТютюнникова, Г. С.
dc.contributor.authorГедеон, Т. С.
dc.contributor.authorМарiна, К. I.
dc.date.accessioned2024-03-20T06:33:27Z
dc.date.available2024-03-20T06:33:27Z
dc.date.issued2023
dc.description.abstractАктуальнiсть апаратного моделювання алгоритму Fletcher пов’язана з його широким використанням для контролю автентичностi документiв i зображень, передачi даних мiж складовими рiзноманiтних систем, а також з перевагами, якi надає апаратна реалiзацiя над програмною. У порiвняннi з програмним пiдходом, апаратне моделювання дозволяє пiдвищити ефективнiсть обробки даних завдяки оптимiзацiї обчислень на апаратному рiвнi. Це призводить до значного зниження часу виконання операцiй, що є критичним у великих системах обробки i передачi iнформацiї, тому виникає необхiднiсть у детальному вивченнi характеристик цього алгоритму. У статтi представлено етапи розробки пристрою хешування iнформацiї на основi алгоритму Fletcher -64 у середовищi Active-HDL. Для реалiзацiї моделi використано мову опису апаратури VHDL. Проведено тестування роботи пристрою, розглянуто його особливостi проєктування. Наведено опис iнтерфейсної частини пристрою iз зазначенням розмiру шин даних, опис архiтектури об’єкта, а також показано моделювання роботи розробленої VHDL-моделi Fletcher -64. VHDL-модель Fletcher -64 обробляє iнформацiю 32-бiтними блоками за один такт. Значення хеш-суми зберiгається у шинi OUT_DATA у hex форматi. Проведено порiвняльну характеристику Fletcher з алгоритмом Adler-32. Визначено, що Fletcher -32 i Fletcher -64 забезпечують краще перемiшування бiтiв, тодi як Fletcher -16 – поступається Adler-32 у виявленнi помилок та перемiшуваннi бiтiв. Визначено, що використання Fletcher -32 для контролю цiлiсностi даних є бiльш ефективним порiвняно з алгоритмом Adler-32 завдяки кращому виявленню помилок. Проведено оцiнку доцiльностi використання рiзних версiй Fletcher для вхiдних повiдомлень змiнної довжини iз врахуванням особливостей алфавiту. У результатi проведеної роботи визначено шляхи подальших дослiджень, що спрямованi на пошук колiзiй для алгоритмiв Fletcher, Adler, CRC; визначено допустимi сфери використання Fletcher i Adler-32.
dc.description.abstractotherThe relevance of hardware modelling of the Fletcher algorithm is related to its widespread use for control of document and image authentication, data transfer between components of various systems, and the advantages provided by hardware implementation over software. Compared to a software-based approach, hardware modelling can improve data processing efficiency by optimising computations at the hardware level. This leads to a significant reduction in the execution time of, so there is a need for a detailed study of the characteristics of this algorithm. The article presents the stages of development of an information hashing device based on the Fletcher-64 algorithm in the Active-HDL environment. The VHDL hardware description language is used to implement the model. The device is tested and its design features are considered. A description of the interface part of the device with the size of the data buses, a description of the object architecture, and a simulation of the developed VHDL model of Fletcher-64 are given. The Fletcher-64 VHDL model processes information in 32-bit blocks in one cycle. The value of the hash sum is stored in the OUT_DATA bus in hex format. A comparative characterisation of Fletcher with the Adler-32 algorithm is carried out. It is determined that Fletcher-32 and Fletcher-64 provide better bit shuffling, while Fletcher-16 is inferior to Adler-32 in error detection and bit shuffling. It is determined that the use of Fletcher-32 for data integrity control is more efficient than the Adler-32 algorithm due to better error detection. The feasibility of using different versions of Fletcher for incoming messages of variable length, taking into account the peculiarities of the alphabet, is assessed. As a result of the work, the ways of further research aimed at finding collisions for the Fletcher, Adler, CRC algorithms are identified; the acceptable areas of use of Fletcher and Adler-32 are determined.
dc.format.pagerangePp. 64-69
dc.identifier.citationДослiдження алгоритму Fletcher та розробка VHDL-моделi пристрою хешування / Гедеон Г. О., Гапак О. М., Тютюнникова Г. С., Гедеон Т. С., Марiна К. I. // Вісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування : збірник наукових праць. – 2023. – Вип. 94. – С. 64-69. – Бібліогр.: 16 назв.
dc.identifier.doihttps://doi.org/10.20535/RADAP.2023.94.64-69
dc.identifier.orcid0000-0002-5684-6932
dc.identifier.orcid0000-0003-3448-6670
dc.identifier.orcid0000-0003-0859-6382
dc.identifier.orcid0009-0007-5543-7057
dc.identifier.orcid0009-0002-1826-1391
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/65652
dc.language.isouk
dc.publisherКПІ ім. Ігоря Сікорського
dc.publisher.placeКиїв
dc.relation.ispartofВісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування : збірник наукових праць, Вип. 94
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectFletcher
dc.subjectVHDL
dc.subjectHDL
dc.subjectхешування
dc.subjectконтрольна сума
dc.subjectмодель
dc.subjectапаратне моделювання
dc.subjectAdler
dc.subjectпроєктування
dc.subjectхеш
dc.subjecthashing
dc.subjectchecksum
dc.subjectmodel
dc.subjecthardware modelling
dc.subjectdesign
dc.subjecthash
dc.subject.udc004.0569.55
dc.titleДослiдження алгоритму Fletcher та розробка VHDL-моделi пристрою хешування
dc.title.alternativeStudying of the Fletcher algorithm and developing VHDL model of hashing device
dc.typeArticle

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
1968-5895-1-10-20231230.pdf
Розмір:
592.41 KB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
8.98 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Вісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування : збірник наукових праць, Вип. 94