Синтез структур для виконання періодичних алгоритмів з операторами керування
dc.contributor.author | Сергієнко, А. М. | |
dc.date.accessioned | 2013-12-06T09:59:16Z | |
dc.date.available | 2013-12-06T09:59:16Z | |
dc.date.issued | 2007 | |
dc.description.abstracten | A method of mapping of Boolean SDF graph into pipelined datapath which is described by VHDL program. A synthesis example of the complex number magnitude calculator illustrates the method. This calculator is configured in FPGA and provides both high throughput and small hardware volume. | uk |
dc.description.abstractuk | Запропоновано метод відображення алгоритму, заданого умовним графом синхронних потоків даних, в конвеєрний обчислювальний пристрій, що описаний на мові VHDL. Приведено приклад синтезу пристрою для обчислення модуля комплексних чисел, який реалізовано в програмованій логічній інтегральній схемі з високою пропускною спроможністю і малими апаратними витратами. | uk |
dc.format.pagerange | С. 221-227 | uk |
dc.identifier.citation | Сергієнко А. М. Синтез структур для виконання періодичних алгоритмів з операторами керування / А. М. Сергієнко // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2007. – № 47. – С. 221–227. – Бібліогр.: 7 назв. | uk |
dc.identifier.uri | https://ela.kpi.ua/handle/123456789/6310 | |
dc.language.iso | uk | uk |
dc.publisher | Век+ | uk |
dc.publisher.place | Київ | uk |
dc.source | Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових праць | uk |
dc.source.name | Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка | uk |
dc.status.pub | published | uk |
dc.subject.udc | 681.3 | uk |
dc.title | Синтез структур для виконання періодичних алгоритмів з операторами керування | uk |
dc.type | Article | uk |
thesis.degree.level | - | uk |
Файли
Контейнер файлів
1 - 1 з 1
Ліцензійна угода
1 - 1 з 1
Ескіз недоступний
- Назва:
- license.txt
- Розмір:
- 1.71 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: