Синтез структур для виконання періодичних алгоритмів з операторами керування

dc.contributor.authorСергієнко, А. М.
dc.date.accessioned2013-12-06T09:59:16Z
dc.date.available2013-12-06T09:59:16Z
dc.date.issued2007
dc.description.abstractenA method of mapping of Boolean SDF graph into pipelined datapath which is described by VHDL program. A synthesis example of the complex number magnitude calculator illustrates the method. This calculator is configured in FPGA and provides both high throughput and small hardware volume.uk
dc.description.abstractukЗапропоновано метод відображення алгоритму, заданого умовним графом синхронних потоків даних, в конвеєрний обчислювальний пристрій, що описаний на мові VHDL. Приведено приклад синтезу пристрою для обчислення модуля комплексних чисел, який реалізовано в програмованій логічній інтегральній схемі з високою пропускною спроможністю і малими апаратними витратами.uk
dc.format.pagerangeС. 221-227uk
dc.identifier.citationСергієнко А. М. Синтез структур для виконання періодичних алгоритмів з операторами керування / А. М. Сергієнко // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка : збірник наукових праць. – 2007. – № 47. – С. 221–227. – Бібліогр.: 7 назв.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/6310
dc.language.isoukuk
dc.publisherВек+uk
dc.publisher.placeКиївuk
dc.sourceВісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: збірник наукових працьuk
dc.source.nameВісник НТУУ «КПІ». Інформатика, управління та обчислювальна технікаuk
dc.status.pubpublisheduk
dc.subject.udc681.3uk
dc.titleСинтез структур для виконання періодичних алгоритмів з операторами керуванняuk
dc.typeArticleuk
thesis.degree.level-uk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Вантажиться...
Ескіз
Назва:
47_23.pdf
Розмір:
287.77 KB
Формат:
Adobe Portable Document Format
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
1.71 KB
Формат:
Item-specific license agreed upon to submission
Опис: