Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFET транзисторов
Дата
2015
Науковий керівник
Назва журналу
Номер ISSN
Назва тому
Видавець
НТУУ «КПИ»
Анотація
Опис
Полный текст доступен на сайте издания по подписке: http://radio.kpi.ua/article/view/S0021347015070031
Ключові слова
FinFET, ток утечки, потребляемая мощность, статическое оперативное запоминающее устройство, ОЗУ, под-пороговый ток утечки, ток утечки затвора
Бібліографічний опис
Кушвах, Р. С. Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFET транзисторов / Равиндра Сингх Кушвах, Вандна Сикарвар // Известия высших учебных заведений. Радиоэлектроника. – 2015. – Т. 58, № 7 (637). – C. 26–39. – Библиогр.: 14 назв.