Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFET транзисторов

Скорочена інформація про документ
dc.contributor.authorКушвах, Равиндра Сингх
dc.contributor.authorСикарвар, Вандна
dc.date.accessioned2018-02-15T15:27:06Z
dc.date.available2018-02-15T15:27:06Z
dc.date.issued2015
dc.descriptionПолный текст доступен на сайте издания по подписке: http://radio.kpi.ua/article/view/S0021347015070031uk
dc.description.abstractruПредложена ячейка статического оперативного запоминающего устройства SRAM (Static Random Access Memory) на основе 6 полевых транзисторов с вертикально расположенным затвором (FinFET транзистор). FinFET устройства использованы для улучшения рабочих характеристик, уменьшения тока и мощности утечки. Цель этой статьи заключается в снижении тока и мощности утечки ячейки SRAM на основе 6 FinFET транзисторов, используя различные методы 45-нм технологии. Разработана ячейка SRAM на основе 6 FinFET транзисторов и проведен анализ тока и мощности утечки. При разработке устройств памяти с низким потреблением наиболее важной проблемой является минимизация под-порогового тока утечки и тока утечки затвора. Эта работа предлагает метод, основанный на одновременной установке соответствующих значений порогового напряжения, толщины оксидного слоя затвора и напряжения источника питания с целью минимизации под-порогового тока утечки и тока утечки затвора в ячейке SRAM на основе 6 транзисторов. Результаты проведенного моделирования получены с помощью программы Cadence Virtuoso для 45-нм технологии.uk
dc.description.sponsorshipРабота выполнена при поддержке ITM университета (Гвалиор, Индия) в сотрудничестве с фирмой Cadence System Design (Бангалор, Индия).uk
dc.format.pagerangeС. 26-39uk
dc.identifier.citationКушвах, Р. С. Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFET транзисторов / Равиндра Сингх Кушвах, Вандна Сикарвар // Известия высших учебных заведений. Радиоэлектроника. – 2015. – Т. 58, № 7 (637). – C. 26–39. – Библиогр.: 14 назв.uk
dc.identifier.doihttps://doi.org/10.20535/S0021347015070031
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/22118
dc.language.isoruuk
dc.publisherНТУУ «КПИ»uk
dc.publisher.placeКиевuk
dc.sourceИзвестия высших учебных заведений. Радиоэлектроника, 2015, Т. 58, № 7 (637)uk
dc.subjectFinFETuk
dc.subjectток утечкиuk
dc.subjectпотребляемая мощностьuk
dc.subjectстатическое оперативное запоминающее устройствоuk
dc.subjectОЗУuk
dc.subjectпод-пороговый ток утечкиuk
dc.subjectток утечки затвораuk
dc.titleАнализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFET транзисторовuk
dc.typeArticleuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
2015-07-26.pdf
Розмір:
53.66 KB
Формат:
Adobe Portable Document Format
Опис:
Первая страница
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.74 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Известия высших учебных заведений. Радиоэлектроника: международный ежемесячный научно-технический журнал, Т. 58, № 7 (637)