Створення архітектурної концепції та методів структурного проектування мережевих процесорів з інтелектуальною обробкою пакетів даних
| dc.contributor.advisor | Сімоненко, В. П. | |
| dc.contributor.researchgrantor | Національний технічний університет України "Київський політехнічний інститут" | uk |
| dc.date.accessioned | 2013-10-29T09:18:54Z | |
| dc.date.available | 2013-10-29T09:18:54Z | |
| dc.date.issued | 2011 | |
| dc.description.abstract | Створення архітектурної концепції та методів проектування мережевих процесорів з інтелектуальною обробкою даних Об'єкт дослідження: паралельні обчислювальні системи (ОС) для обробки потоків даних. Мета дослідження: математичні моделі алгоритмів обробки потоків даних і методи їх відображення в ОС мережевих комп′ютерів з реалізацією на основі програмованих логічних інтегральних схем (ПЛІС). Методи дослідження: теорія графів, теорія множин, теорія алгоритмів, методи комбінаторної оптимізації, імітаційне моделювання на комп'ютері. Обґрунтована методологія створення методів синтезу конвеєрних ОС через відображення просторового графу синхронних потоків даних (ГСПД) у структуру ОС та її розклад. Розроблені методи забезпечують при заданому періоді виконання алгоритму мінімізацію тривалості тактового інтервалу, кількості процесорних елементів, їх регістрів, мультиплексорів, міжз'єднань, об'єму пам'яті а також енергоспоживання. Методи синтезу конвейерних ОС для програмованих логічних інтегральних схем (ПЛІС) мають малу трудомісткість і дають структурне рішення ОС, яке описане мовою VHDL. Методи перевірені при проектуванні ОС для цифрової обробки сигналів і вирішення задач лінійної алгебри, реалізовані в ПЛІС. Розроблено ряд вірту-альних обчислювальних модулів мережевого процесора, таких як контролер локальної мережі Ethernet, декодер Ріда-Соломона, розпакувальник файлів у форматі GZIP. Розроблено ядро мікроконтролера і8051, яке має підвищену швидкодію до 100 млн. команд за сек. Розроблено і випробувано експери-ментальний зразок мережевого комп′ютера на основі ПЛІС Xilinx Virtex-4. Для наукових працівників, аспірантів, інженерів у галузі проектування спеціалізованих апаратних засобів обчислювальної техніки. | |
| dc.format.page | 323 л. | uk |
| dc.identifier | КВНТД І.1 01.05.03 | |
| dc.identifier | Д/б №2203-ф | |
| dc.identifier.citation | Створення архітектурної концепції та методів структурного проектування мережевих процесорів з інтелектуальною обробкою пакетів даних : звіт про НДР (заключ.) / НТУУ "КПІ" ; кер. роб. В. П. Сімоненко. - К., 2011. - 323 л. + CD-ROM. - Д/б №2203-ф | uk |
| dc.identifier.govdoc | 0104U002268 | |
| dc.identifier.uri | https://ela.kpi.ua/handle/123456789/5035 | |
| dc.language.iso | uk | uk |
| dc.publisher | Національний технічний університет України "Київський політехнічний інститут" | uk |
| dc.publisher.place | Київ | uk |
| dc.rights | Звіт захищений авторським правом. Переглянути його можливо з цього джерела з будь-якою метою, але копіювання та розповсюдження в будь-якому форматі забороняється без письмового дозволу. | uk |
| dc.status.pub | published | uk |
| dc.subject | граф потоків даних | uk |
| dc.subject | ПЛІС | uk |
| dc.subject | VHDL | uk |
| dc.subject | відображення алгоритму | uk |
| dc.subject | мережевий процесор | uk |
| dc.subject | розклад | uk |
| dc.subject.udc | 519.68, 681.322, 681.5 | uk |
| dc.title | Створення архітектурної концепції та методів структурного проектування мережевих процесорів з інтелектуальною обробкою пакетів даних | uk |
| dc.type | Technical Report | uk |
| thesis.degree.level | - | uk |