Моделювання відмов в інтегральних схемах

Скорочена інформація про документ
dc.contributor.advisorСвєчніков, Георгій Сергійович
dc.contributor.authorЗолотаревський, Олексій Ігорович
dc.date.accessioned2018-05-21T08:06:51Z
dc.date.available2018-05-21T08:06:51Z
dc.date.issued2018
dc.description.abstractenMaster’s thesis “Failures Simulation of Integrated Circuits” in volume is 76 pages, contains 22 tables, 43 figures. 14 sources were used. The relevance of the work lies in the fact that there are no strictly defined methods for reliability verification of analog integrated circuits due to the continuous nature of the analog circuit operation, dependence of the parameters on technological fluctuations and environmental conditions. With the introduction of new safety standards of integrated circuits for the automotive industry, the risk assessment of the chip failure in a harsh environment and due to aging became critical. Therefore, the development of an ultimate method for performing fault tolerance simulations of the device is an important task. The objectives of the study are: to define types of failures that can appear in the circuit, after investigating typical failure mechanisms of semiconductor devices; to develop the models that would precisely describe the behavior of the circuit elements with failure present; to determine the factors by which failures affect certain parts of IC; to develop a tool for automated fault injection according to the mentioned factors. The object of the research is analog integrated circuits with increased safety and reliability requirements. The subject of the study is the reliability estimation of such circuits. The research methods are simulations of the developed models and the circuit under study in CAD. In this paper, the basic mechanisms of failure, typical for modern semiconductor devices are considered. Models for simulating the behavior of circuit elements with failures have been developed. The methods for injecting faults with the highest probability of occurence were proposed. This allowed to save simulation time by not injecting all possible faults in the circuit. The developed method was tested on circuit that is designing for automotive application to assess its robustness.uk
dc.description.abstractukМагістерська робота «Моделювання відмов в інтегральних схемах» за об’ємом складає 76 сторінок, містить 22 таблиці, 43 ілюстрації, використано 14 інформаційних джерел. Актуальність роботи полягає у тому, що для аналогвих інтегральних схем відсутні чітко визначені методи верификації надійності через неперервний характер роботи аналогових схем, залежність параметрів від технологічних розкидів та умов навколишнього середовища. З введенням нових стандартів з безпеки інтегральних схем для автомобільної індустрії, критичним стала оцінка ризиків відмови чіпа в жорстких умовах навколишнього середовища і при старінні мікросхеми. Тому розробка універсального методу проведення тестів відмовостійкості розробленого пристрою є важливою задачею. Задачами дослідження є: визначення відмов, які можуть утворитися в схемі базуючись на механізмах відмов напівпровідникових елементів; побудова моделей, що достатньо повно описували б поведінку елементів схеми при відмовах; визначення закономірностей, за якими відмови можуть з’явитися у інтегральних схемах; розробка інструменту для автоматизованого внесення відмов у схему відповідно отриманих закономірностей. Об’єктом дослідження є аналогові інтегральні схеми до яких висуваються підвищені вимоги до безпеки та надійності. Предметом дослідження є оцінка рівня надійності таких схем. Методами дослідження є проведення симуляцій розроблених моделей та досліджуваної схеми у системах автоматизованого проектування. У данній роботі розглянуті основні механізми відмов, типові для сучасних напівпровідникових елементів. Розроблено моделі для симуляції поведінки окремих елементів з наявними дефектами. Запропоновано методи для внесення дефектів у схему, що мають найбільшу вірогідність утворення. Це дозволило зекономити час симуляції, не вносячи всі можливі відмови у схему. Розроблений метод був випробуваний на прикладі схеми, що проектується для використання в автомобільній промисловості, для оцінки її безпеки.uk
dc.format.page76 с.uk
dc.identifier.citationЗолотаревський, О. І. Моделювання відмов в інтегральних схемах : магістерська дис. : 153 Мікро- та наносистемна техніка / Золотаревський Олексій Ігорович. – Київ, 2018. – 76 с.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/22973
dc.language.isoukuk
dc.publisher.placeКиївuk
dc.subjectінтегральна схемаuk
dc.subjectвнесення дефектівuk
dc.subjectфункціональна безпекаuk
dc.subjectISO26262uk
dc.titleМоделювання відмов в інтегральних схемахuk
dc.typeMaster Thesisuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
Zolotarevskyi_magistr.pdf
Розмір:
4.1 MB
Формат:
Adobe Portable Document Format
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
7.8 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Магістерські роботи (МЕ)
Магістерські роботи