Співпроцесор на ПЛІС, що реконфігурується для обчислення математичних функцій

Скорочена інформація про документ
dc.contributor.advisorТкаченко, Валентина Василівна
dc.contributor.authorПоштацька, Катерина Володимирівна
dc.date.accessioned2019-07-30T14:21:23Z
dc.date.available2019-07-30T14:21:23Z
dc.date.issued2019
dc.description.abstractenA specialized calculator for calculating arithmetic-logic functions, which is constructed on the basis of FPGA, is developed. The calculator is proposed for integration with the reconfigurable processor, for the implementation of the concept of accelerating the implementation of programs, by hardware realization of the time-critical functional nuclei. The model of the specialized calculator on the FPGA for the implementation of basic mathematical and logical operations is developed. The simulation results of the coprocessor showed a decrease in the multiplication time compared to the software implementation of the calculations by means of microcontrollers company Altera. According to the results of the time analysis, the delay of the developed mathematical coprocessor is 12,889 ns, which is 0.548 ns less, compared with the calculator Altera (13,437 ns).uk
dc.description.abstractukРозроблено спеціалізований обчислювач для обчислення арифметико–логічних функцій, який побудований на базі ПЛІС. Обчислювач запропоновано для інтеграції з реконфігуровним процесором, для реалізації концепції прискорення виконання програм, шляхом апаратної реалізації критичних до часу виконання функціональних ядер. Розроблена модель спеціалізованого обчислювача на ПЛІС для виконання базових математичних та логічних операцій. Результати моделювання роботи співпроцесора показали зменшення часу обчислення множення у порівнянні з програмною реалізацією обчислень засобами мікроконтролерів компанії Altera. За результатами часового аналізу, значення затримки розробленого математичного співпроцесора складає 12,889 нс, що на 0,548 нс менше, порівняно з обчислювачем компанії Altera (13,437 нс). Головною перевагою моделювання співпроцесора є масштабованість. Це означає що з чотири–бітних модулів, що змодельовані та продемонстровані в роботі можна збирати n*4 аргументи. Відповідно, при збільшенні розрядності показники надаватимуть ще кращий результат.uk
dc.format.page90 с.uk
dc.identifier.citationПоштацька, К. В. Співпроцесор на ПЛІС, що реконфігурується для обчислення математичних функцій : дипломний проект ... бакалавра : 6.050102 Комп’ютерна інженерія / Поштацька Катерина Володимирівна. – Київ, 2019. – 90 с.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/28665
dc.language.isoukuk
dc.publisherКПІ ім. Ігоря Сікорськогоuk
dc.publisher.placeКиївuk
dc.titleСпівпроцесор на ПЛІС, що реконфігурується для обчислення математичних функційuk
dc.typeBachelor Thesisuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
Poshtatska_bakalavr.docx
Розмір:
1.56 MB
Формат:
Microsoft Word XML
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
9.06 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Бакалаврські роботи (ОТ)
Бакалаврські роботи