Вісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування: збірник наукових праць

Постійне посилання на фонд

https://ela.kpi.ua/handle/123456789/2120
ISSN 2310-0389 (Online), ISSN 2310-0397 (Print) Періодичність: 4 рази на рік
Рік заснування: 1956
Тематика: теоретична радіотехніка; електродинаміка; теорія та засоби телекомунікацій; антени та пристрої НВЧ діапазону; теорія та практика радіовимірювань; конструювання радіоапаратури; мікроелектронна та наноелектронна техніка; технологія радіоапаратобудування; засоби та методи мультимедіа; засоби захисту інформації; електронна побутова апаратура; цифрова та обчислювальна техніка; радіоелектроніка біомедичних технологій.
Офіційний сайт: http://radap.kpi.ua/radiotechnique

Переглянути

Перегляд Вісник НТУУ «КПІ». Радіотехніка, радіоапаратобудування: збірник наукових праць за Ключові слова "004.0569.55"

Зараз показуємо 1 - 1 з 1
  • Ескіз
    ДокументВідкритий доступ
    Дослiдження алгоритму Fletcher та розробка VHDL-моделi пристрою хешування
    (КПІ ім. Ігоря Сікорського, 2023) Гедеон, Г. О.; Гапак, О. М.; Тютюнникова, Г. С.; Гедеон, Т. С.; Марiна, К. I.
    Актуальнiсть апаратного моделювання алгоритму Fletcher пов’язана з його широким використанням для контролю автентичностi документiв i зображень, передачi даних мiж складовими рiзноманiтних систем, а також з перевагами, якi надає апаратна реалiзацiя над програмною. У порiвняннi з програмним пiдходом, апаратне моделювання дозволяє пiдвищити ефективнiсть обробки даних завдяки оптимiзацiї обчислень на апаратному рiвнi. Це призводить до значного зниження часу виконання операцiй, що є критичним у великих системах обробки i передачi iнформацiї, тому виникає необхiднiсть у детальному вивченнi характеристик цього алгоритму. У статтi представлено етапи розробки пристрою хешування iнформацiї на основi алгоритму Fletcher -64 у середовищi Active-HDL. Для реалiзацiї моделi використано мову опису апаратури VHDL. Проведено тестування роботи пристрою, розглянуто його особливостi проєктування. Наведено опис iнтерфейсної частини пристрою iз зазначенням розмiру шин даних, опис архiтектури об’єкта, а також показано моделювання роботи розробленої VHDL-моделi Fletcher -64. VHDL-модель Fletcher -64 обробляє iнформацiю 32-бiтними блоками за один такт. Значення хеш-суми зберiгається у шинi OUT_DATA у hex форматi. Проведено порiвняльну характеристику Fletcher з алгоритмом Adler-32. Визначено, що Fletcher -32 i Fletcher -64 забезпечують краще перемiшування бiтiв, тодi як Fletcher -16 – поступається Adler-32 у виявленнi помилок та перемiшуваннi бiтiв. Визначено, що використання Fletcher -32 для контролю цiлiсностi даних є бiльш ефективним порiвняно з алгоритмом Adler-32 завдяки кращому виявленню помилок. Проведено оцiнку доцiльностi використання рiзних версiй Fletcher для вхiдних повiдомлень змiнної довжини iз врахуванням особливостей алфавiту. У результатi проведеної роботи визначено шляхи подальших дослiджень, що спрямованi на пошук колiзiй для алгоритмiв Fletcher, Adler, CRC; визначено допустимi сфери використання Fletcher i Adler-32.