Синтез логічних схем. Розрахунково-графічна робота

Скорочена інформація про документ
dc.contributor.authorБур’ян, Сергій Олександрович
dc.date.accessioned2020-12-24T10:04:17Z
dc.date.available2020-12-24T10:04:17Z
dc.date.issued2019
dc.description.abstractukДискретні системи автоматизації широко розповсюджені у всіх галузях промисловості. Вони також є складовими систем автоматизації будівель, технологічних процесів, установок та комплексів, тощо. Елементи алгебри-логіки, а також синтез однотактних та багатотактних схем різними методами, широко застосовуються при проектуванні таких систем автоматизації на основі програмованих логічних контролерів, програмованих логічних інтегральних схем, тощо. Дисципліна “Синтез логічних схем” є однією із базових у професійній підготовці бакалаврів за освітньою програмою “Електромеханічні системи автоматизації, електропривод та електромобільність”. Вона готує студентів до вивчення таких дисциплін, як «Системи автоматизації»» для першого (бакалаврського) рівня, а також «Керування та автоматизація технічних систем» та «Інтегровані системи автоматизації» для другого (магістерського) рівня.uk
dc.format.page80 с.uk
dc.identifier.citationСинтез логічних схем. Розрахунково-графічна робота [Електронний ресурс] : навчальний посібник для студентів спеціальності 141 «Електроенергетика, електротехніка та електромеханіка» / КПІ ім. Ігоря Сікорського ; уклад. С. О. Бур’ян. – Електронні текстові дані (1 файл: 1,56 Мбайт). – Київ : КПІ ім. Ігоря Сікорського, 2019. – 80 с. – Назва з екрана.uk
dc.identifier.urihttps://ela.kpi.ua/handle/123456789/38275
dc.language.isoukuk
dc.publisherКПІ ім. Ігоря Сікорськогоuk
dc.publisher.placeКиївuk
dc.subjectлогічний синтезuk
dc.subjectlogic designuk
dc.subjectбагатотактні схемиuk
dc.subjectмноготактные схемыuk
dc.subjectминимизацияuk
dc.subjectмінімізаціяuk
dc.subjectminimizationuk
dc.subjectграф переходовuk
dc.subjectграфопереходuk
dc.subjectалгебра логикиuk
dc.subjectалгебра логікиuk
dc.subjectциклограммаuk
dc.subjectциклограмаuk
dc.subjectзатримки часуuk
dc.subjectзадержки по времениuk
dc.subjecttime delayuk
dc.subjectтриггерыuk
dc.subjectlatchesuk
dc.subjectтригериuk
dc.subjectпромислові мікросхемиuk
dc.subjectindustrial chipsuk
dc.subjectпромышленные микросхемыuk
dc.subjectкарта Карноuk
dc.subjectсоревнование контактовuk
dc.subjectтаблица переходовuk
dc.subjectтаблица соответствияuk
dc.subjectтаблиця відповідностіuk
dc.subjectтаблица истинностиuk
dc.titleСинтез логічних схем. Розрахунково-графічна роботаuk
dc.typeMethodical Materialuk

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
SLS_RGR_2019.pdf
Розмір:
1.53 MB
Формат:
Adobe Portable Document Format
Опис:
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
9.16 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Навчально-методичні матеріали (АЕМСЕП)