Розробка схеми декодування резистивних елементів пам’яті в інтегральному виконанні для інформаційних технологій

Вантажиться...
Ескіз

Дата

2022

Назва журналу

Номер ISSN

Назва тому

Видавець

КПІ ім. Ігоря Сікорського

Анотація

Сьогодення не можна уявити без створення нових технічних засобів, додатків, програм тощо. Серед іншого, нові інформаційні технології потребують більших обсягів пам’яті, а як наслідок — і нових методів її роботи та організації. Дипломна робота «Розробка схеми декодування резистивних елементів пам’яті в інтегральному виконанні для інформаційних технологій» присвячена розробці технічних рішень для керування резистивною пам’яттю. Це перспективний різновид енергонезалежної пам’яті, який при успішному вирішенні технологічних проблем дозволить значно підвищити можливості інформаційних технологій. У роботі з використанням сучасного засобу автоматизації проєктування Сadence розроблені електричні схеми декодування та зчитування інформації з матриці накопичувача на базі резистивних елементів пам’яті та відповідна топологія схем декодування на сучасних нормах проєктування визначених у бібліотеці gpdk045 згідно договору з міжнародною організацією Europractice. Виконані розрахунки та тестування відповідних технічних рішень і верифікація топології. Результат роботи: Електрична схема декодування резистивних елементів пам’яті у складі матриці накопичувача та топологія на 45-нм нормах проєктування. Загальний обсяг роботи: сторінок 89, рисунків 53, таблиць 14, джерел 16.

Опис

Ключові слова

резистивна пам’ять, схема, топологія, дешифратор, мультиплексор, комірка пам’яті, RRAM, Cadence, pdk045, СМОS, resistive memory, circuit, topology, decoder, multiplexer, memory cell

Бібліографічний опис

Герасименко, Д. О. Розробка схеми декодування резистивних елементів пам’яті в інтегральному виконанні для інформаційних технологій : дипломна робота ... бакалавра : 122 Комп'ютерні науки / Герасименко Денис Олександрович. - Київ, 2022. - 89 с.

ORCID

DOI